|
在電子技術(shù)實(shí)驗教學(xué)中，構建學(xué)生的電路設計理念，提高學(xué)生的電路設計能力，是教學(xué)的根本目的和核心內容。數字鐘電路的設計和仿真，涉及模擬電子技術(shù)、數字電子技術(shù)等多方面知識，能夠體現實(shí)驗者的理論功底和設計水平，是電子設計和仿真教學(xué)的典型案例。文中采用了555 定時(shí)器電路、計數電路、譯碼電路、顯示電路和時(shí)鐘校正電路，來(lái)實(shí)現該電路。 1 系統設計方案 數字鐘由振蕩器、分頻器、計時(shí)電路、譯碼顯示電路等組成[1-3]。振蕩器是數字鐘的核心，提供一定頻率的方波信號;分頻器的作用是進(jìn)行頻率變換，產(chǎn)生頻率為1 Hz 的秒信號，作為是整個(gè)系統的時(shí)基信號; 計時(shí)電路是將時(shí)基信號進(jìn)行計數;譯碼顯示電路的作用是顯示時(shí)、分、秒時(shí)間;校正電路用來(lái)對時(shí)、分進(jìn)行校對調整。其總體結構圖，如圖1 所示。 2 子系統的實(shí)現 2.1 振蕩器 本系統的振蕩器采用由555 定時(shí)器與RC 組成的多諧振蕩器來(lái)實(shí)現， 如圖2 所示即為產(chǎn)生1 kHz 時(shí)鐘信號的電路圖。此多諧振蕩器雖然產(chǎn)生的脈沖誤差較大，但設計方案快捷、易于實(shí)現、受電源電壓和溫度變化的影響很小[4]。 2.2 分頻器 由于振蕩器產(chǎn)生的頻率高， 要得到標準的秒信號，就需要對所得到的信號進(jìn)行分頻。在此電路中，分頻器的功能主要有兩個(gè)：1) 產(chǎn)生標準脈沖信號;2) 提供電路工作需要的信號，比如擴展電路需要的信號。通常實(shí)現分頻器的電路是計數器電路，選擇74LS160 十進(jìn)制計數器來(lái)完成上述功能[5]。如圖3 所示，555 定時(shí)器產(chǎn)生1 kHz 的信號，經(jīng)過(guò)3 次1/10 分頻后得到1 Hz 的脈沖信號， 為秒個(gè)位提供標準秒脈沖信號。 2.3 時(shí)間計數器 計數器是一種計算輸入脈沖的時(shí)序邏輯網(wǎng)絡(luò )，被計數的輸入信號就是時(shí)序網(wǎng)絡(luò )的時(shí)鐘脈沖，它不僅可以計數而且還可以用來(lái)完成其它特定的邏輯功能，如測量、定時(shí)控制、數字運算等等。 本部分的設計仍采用74LS160 作為時(shí)間計數器來(lái)實(shí)現時(shí)間計數單元的計數功能。時(shí)間計數器由秒個(gè)位和秒十位計數器、分個(gè)位和分十位計數器、時(shí)個(gè)位和時(shí)十位計數器構成。數字鐘的計數電路的設計可以用反饋清零法，當計數器正常計數時(shí)反饋門(mén)不起作用，只有當進(jìn)位脈沖到來(lái)時(shí)，反饋信號將計數電路清零，實(shí)現相應模的循環(huán)計數。 2.3.1 分(秒)計數器 分(秒)計數器均為60 進(jìn)制計數，如圖4 所示。它們的個(gè)位用十進(jìn)制計數器74LS160 構成，無(wú)需進(jìn)制轉換，信號輸入端CLK 與1 Hz 秒信號相連，進(jìn)位輸出作為十位的計數輸入信號。十位采用反饋清零法將十進(jìn)制計數器74LS160 變成六進(jìn)制計數器，因為清零端為低電平有效、所以將QB、QC與非后連接到清零端， 即計數器的輸出狀態(tài)為“0110”時(shí)QB、QC 輸出高電平與非后為低電平實(shí)現有效清零并對下一級進(jìn)位。兩級電路組成一位60 進(jìn)制計數器，其計數規律為00→01→…→58→59→00。當秒計數滿(mǎn)60 后向分個(gè)位提供一個(gè)進(jìn)位信號，同理當分計數滿(mǎn)60 后向時(shí)個(gè)位提供一個(gè)進(jìn)位信號。 2.3.2 時(shí)計數器 時(shí)計數器為24 進(jìn)制計數， 其計數規律是00→01→…→23→00，即當數字運行到23 時(shí)59 分59 秒時(shí)，在下一個(gè)秒脈沖的作用下，數字鐘顯示00 時(shí)00 分00 秒。計數器的計數狀態(tài)轉換表如表1 所示。 由表可知，計數器的狀態(tài)要發(fā)生兩次跳躍：一是計數到9，即個(gè)位計數器的狀態(tài)為1001 后，在下一計數脈沖的作用下向十位計數器進(jìn)位;二是計數到23 后，在下一個(gè)計數脈沖的作用下，整個(gè)計數器歸零。 用兩片74LS160 可實(shí)現24 進(jìn)制計數器的設計， 如圖5所示。把時(shí)個(gè)位的QC 與時(shí)十位的QB 與非后送入到時(shí)個(gè)位和時(shí)十位的計數清零端，當時(shí)十位計數器的狀態(tài)為“0010”時(shí)個(gè)位計數器的狀態(tài)“0100”時(shí)，時(shí)個(gè)位的QC 與時(shí)十位的QB輸出高電平，它們與非后為低電平分別對時(shí)個(gè)位和十位進(jìn)行清零。 2.4 校時(shí)電路 校時(shí)是數字鐘應具備的基本功能，當數字鐘接通電源或者計時(shí)出現錯誤時(shí)都需要對時(shí)間進(jìn)行校正。一般數字鐘都具有時(shí)、分、秒等校正功能。為使電路簡(jiǎn)單，這里只進(jìn)行分和時(shí)的校正。校正電路的要求在校正時(shí)位時(shí)不影響分和秒的正常計數，在校正分位時(shí)不影響秒和時(shí)的正常計數。校正電路的方式有快校正和慢校正兩種。由于快校正電路復雜，成本高，而慢校正更經(jīng)濟一些，所以設計采用慢校正對時(shí)鐘進(jìn)行校正，如圖6 所示。慢校正是用手動(dòng)產(chǎn)生單脈沖做校正脈沖。電路由74LS08 及電阻、電容、開(kāi)關(guān)等組成，其中J 為校分開(kāi)關(guān)，H 為校時(shí)開(kāi)關(guān)。 2.5 顯示部分 顯示部分采用74LS48 來(lái)進(jìn)行譯碼，用于驅動(dòng)LED-7 段共陰極數碼管。由74LS48 和LED-7 段共陰極數碼管組成數碼顯示電路，如圖7 所示。 譯碼驅動(dòng)電路是將“ 秒”、“ 分”、“ 時(shí)” 計數器輸出的8421BCD 碼進(jìn)行編譯，轉換為數碼管需要的邏輯狀態(tài)，驅動(dòng)LED-7 段數碼管顯示，并且為保證數碼管正常工作提供足夠的工作電流。若將秒、分、時(shí)計數器的每位輸出分別與相應七段譯碼器的輸出端連接，在脈沖的作用下，便可進(jìn)行不同的數字顯示。由于使用的譯碼器74LS48 輸出端高電平有效，所以選擇共陰極的數碼管來(lái)與之搭配。 3 數字鐘電路仿真 在電子設計中，EDA 設計和仿真是一個(gè)重要的設計環(huán)節。在眾多的EDA 設計和仿真中，Multisim10 以其強大的仿真設計應用功能， 在電子電路的仿真和設計中得到了廣泛應用[6]。 在完成總體電路設計的基礎上，用ultisim10 電子電路仿真軟件完成電路的仿真設計。首先對電路的各功能模塊進(jìn)行仿真設計，并對其實(shí)現的功能進(jìn)行調試與仿真，所有的子系統都能夠正常運行時(shí)，把所有功能模塊整合在一起，進(jìn)行仿真和調試，最終完成整體電路的仿真設計。 值得注意的是，在數字鐘電路設計過(guò)程中，一定要注意檢測觸發(fā)器電路時(shí)鐘的觸發(fā)模式，確定是上升沿觸發(fā)還是下降沿觸發(fā)，避免在設計過(guò)程中出現計數故障;在振蕩器設計的過(guò)程中，為使振蕩器產(chǎn)生精確、穩定的頻率，要選擇精度較高的電阻器和電容器。 4 結束語(yǔ) 文中設計和仿真的數字鐘電路雖然只是基于實(shí)驗目的，但是如果需要走時(shí)精準的數字鐘完全可以通過(guò)改進(jìn)時(shí)基信號來(lái)得到。具體方法為：用晶體振蕩器(CrystalOscillators)產(chǎn)生更加準確的時(shí)基信號，其它分頻電路、計時(shí)電路、譯碼顯示電路等只要保持不變，即可實(shí)現。 |
