CEVA公司推出新型CEVA-X DSP 架構框架，重新定義了基帶應用中控制和數據平面處理的性能和能效。憑借CEVA在基帶處理器上有深厚的積累（迄今已有超過(guò)60億設備內建了CEVA的處理器技術(shù)），新的CEVA-X架構可以勝任日益復雜的基帶設計，適用于廣泛的應用場(chǎng)景，包括LTE-Advanced 物理層控制、機器通信(MTC)和無(wú)線(xiàn)連接技術(shù)等。
新型CEVA-X使用可擴展的VLIW/SIMD架構、高達128位SIMD、可變流水線(xiàn)長(cháng)度和支持定點(diǎn)運算和浮點(diǎn)運算。與前一代CEVA-X相比，新型CEVA-X可以提供2倍以上的DSP性能，而功耗卻低50%。這種架構還包括專(zhuān)用32位零延遲指令集架構(Instruction Set Architecture, ISA)、32位硬件除法和乘法、動(dòng)態(tài)分支預測和超快上下文轉接，以提供現代基帶設計要求的高效控制處理。 CEVA-X4 – Multi-RAT PHY控制處理器 CEVA-X4是基于新型CEVA-X DSP架構的首款內核，瞄準 2G/3G/4G/5G基帶中multi-RAT多載波P物理層控制處理中最復雜的工作負荷。 Linley Group的高級分析員Mike Demler評論道：“由于業(yè)界采用LTE Advanced Pro，并有望達到1Gbps的蜂窩下載速度，因此，目前的調制解調器架構將需要進(jìn)行全面革新，以滿(mǎn)足目前嚴格的性能和功率限制要求。CEVA利用這種新的基帶處理器架構，將其高性能DSP與實(shí)時(shí)控制能力有效結合，以處理整個(gè)基帶系統，從而應對這種需求。此外，CEVA-X4利用其先進(jìn)的特點(diǎn)，如并行處理高達5個(gè)載波分量，為客戶(hù)提供邁向5G的路線(xiàn)圖�！� CEVA-X4專(zhuān)為解決新一代調制解調器設計中面臨的三個(gè)最關(guān)鍵挑戰而設計： • 高效控制處理：對于多載波聚合來(lái)說(shuō)，L1 PHY控制處理顯著(zhù)增加。例如，并行處理高達5個(gè)載波分量和在多個(gè)載波上順序處理多個(gè)PHY控制任務(wù)，需要新一代Rel-13 LTE Advanced Pro調制解調器。 • 強大的DSP處理：需要顯著(zhù)提高DSP的性能以支持繁重的LTE工作負荷，包括逐個(gè)信道測量、校正和解碼，以及其他RAT標準。 • 先進(jìn)的系統控制：為了以較低的延時(shí)限制方式處理系統中的多個(gè)加速器、DSP和共處理器，需要開(kāi)展復雜的系統調度和數據通信管理。 為了應對這些挑戰，CEVA-X4以高效方式組合了一組獨特的基帶優(yōu)化特點(diǎn)和功能，這種128位寬 VLIW/SIMD處理器在4個(gè)相同的標量處理單元(SPU)中具有8個(gè)MAC，并有10段流水線(xiàn)，且采用16nm工藝以1.5GHz運行，從而實(shí)現每秒160億次運算(GOPS)。處理器的高效控制特性包括整數流水線(xiàn)、帶有硬件除法和乘法的全面32位RISC ISA及分支目標緩沖器(BTB)，CoreMark / MHz評分為4.0分，比目前智能手機中使用的最成熟內部DSP高60%(每線(xiàn)程)。 對于系統控制來(lái)說(shuō)，CEVA-X4利用創(chuàng )新性的CEVA-Connect技術(shù)協(xié)調整個(gè)PHY系統，包括DSP、共處理器、加速器、存儲器和系統界面，為調制解調器設計提供了一種整體方法。它配備了專(zhuān)用硬件共處理器接口，引入了無(wú)需軟件干預的自動(dòng)數據和控制通信管理機制。其存儲器子系統支持先進(jìn)的非阻塞2-way或4-way Cache機制，并具有硬件和軟件預取能力。 CEVA無(wú)線(xiàn)業(yè)務(wù)部門(mén)副總裁兼總經(jīng)理Michael Boukaya評論道：“構建現代基帶非常復雜，需要一種新的方法來(lái)解決系統設計的瓶頸。CEVA-X4幫助授權客戶(hù)開(kāi)發(fā)最簡(jiǎn)化多模調制解調器系統架構，以實(shí)現DSP和控制處理的完美平衡。CEVA-X4比前一代PHY控制DSP實(shí)現了巨大改進(jìn)，是我們二十多年以來(lái)在該行業(yè)積累了深厚基帶專(zhuān)業(yè)技術(shù)的體現，確保CEVA-X4能完美滿(mǎn)足下一代4G和5G標準的最苛刻要求�！� 要了解更多信息，請訪(fǎng)問(wèn)launch.ceva-dsp.com/ceva-x。 |
