|
本文介紹了三極管基極下拉電阻的作用以及在接下拉電阻時(shí)還要注意的兩個(gè)問(wèn)題。 1)防止三極管受噪聲信號的影響而產(chǎn)生誤動(dòng)作，使晶體管截止更可靠!三極管的基極不能出現懸空，當輸入信號不確定時(shí)(如輸入信號為高阻態(tài)時(shí))，加下拉電阻，就能使有效接地。 特別是GPIO連接此基極的時(shí)候，一般在GPIO所在IC剛剛上電初始化的時(shí)候，此GPIO的內部也處于一種上電狀態(tài)，很不穩定，容易產(chǎn)生噪聲，引起誤動(dòng) 作!加此電阻，可消除此影響(如果出現一尖脈沖電平，由于時(shí)間比較短，所以這個(gè)電壓很容易被電阻拉低;如果高電平的時(shí)間比較長(cháng)，那就不能拉低了，也就是正 常高電平時(shí)沒(méi)有影響)!但是電阻不能過(guò)小，影響泄漏電流!(過(guò)小則會(huì )有較大的電流由電阻流入地) 2)當三極管開(kāi)關(guān)作用時(shí),ON和OFF時(shí)間越短越好,為了防止在OFF時(shí),因晶體管中的殘留電荷引起的時(shí)間滯后,在B,E之間加一個(gè)R起到放電作用。高頻，深飽和時(shí)特別要注意。(次要) 3 )三極管基級加電阻主要是為了設置一個(gè)偏置電壓，這樣就不會(huì )出現信號的失真(這在輸入信號有交流時(shí)極其重要：如當溫度上升時(shí)，Ic將增大，導致Ie也會(huì )增 大，那么在Re上的壓降也增大，而Vbe=Vb-IeRe，而Vb此時(shí)基本上被下拉電阻保持住，所以使Vbe減小。當然這個(gè)減小對0.7v來(lái)說(shuō)是很小的， 是從微觀(guān)上去分析的。Vbe的減小，使Ib減小，結果牽制了Ic的增加，從而使Ic基本恒定。這也是反饋控制的原理)。 而且同時(shí)還是為了防止輸入電流過(guò)大，加個(gè)電阻可以分一部分電流，這樣就不會(huì )讓大電流直接流入三極管而損壞其.至于為了放電，一般是在MOS管中才用，三極管這個(gè)問(wèn)題不大. 4)如果三極管不接下拉電阻，就不能設定偏置電壓，這樣會(huì )產(chǎn)生輸入信號的交越失真，并且輸 入電流過(guò)大的時(shí)候會(huì )導致大電流直接流入三極管而導致?lián)p壞。三極管我們分析的時(shí)候有時(shí)候總是認為它的內部是有二極管的效應的，但這樣是錯誤的認識，應該更 正.而MOS管同樣需要一個(gè)偏制電壓，而下拉電阻可以起到這樣的作用，我們一般稱(chēng)之為GATE偏制.由于MOS管內部的三個(gè)級是彼此絕緣的，所以自然會(huì )有 電容效應在，當信號消失的時(shí)候內部的等效電容可以通過(guò)下拉電阻進(jìn)行放電.而且也是必須的，否則會(huì )邏輯出錯. 接下拉電阻時(shí)還要注意： 1下拉電阻阻值不能太大，不然會(huì )導致流入基級的電流太小. 2如果是高速開(kāi)關(guān)信號，盡量在下拉電阻上并連一個(gè)電容以提高高速性能 |
