|
1 概述 CY7B933是CYPRESS半導體公司推出的一種用于點(diǎn)對點(diǎn)之間高速串行數據通信的接收芯片。與其配套的發(fā)送芯片為CY7B923。CY7B933接收芯片的內部電路主要包括兩對PECL串行輸入接口、PECL-TTL電平轉換器、時(shí)鐘同步器、成幀器、移位器、譯碼寄存器、譯碼器、輸出寄存器和測試邏輯等幾部分。在與CY7B923配套時(shí)，CY7B933也有三種傳輸速度的器件可供選擇：其中標準系列的器件有CY7B933-JC、CY7B933-JI、CY7B933-SC和CY7B933-MB等四種型號，它們的傳輸速度為160～330Mbps；高速系列的器件有CY7B933-400JC和CY7B933-400JI，其傳輸速率為160～400Mbps；低速系列的器件有：CY7B933-155JC、CY7B933-155JI等，其傳輸速率為150～160Mbps。 CY7B933的封裝形式有28腳SOIC/PLCC/LCC等三種，采用0.8MBiCOMS工藝生產(chǎn)和單+5V電源供電，功率為650mW。 2 引腳功能及內部結構 CY7B933的引腳排列如圖1所示（SOIC封裝），表1所列為其引腳功能說(shuō)明。圖2所示是其內部結構框圖，下面介紹各部分的主要功能。 表1 CY7B933的引腳功能表
●串行數據輸入端口 CY7B933的兩對差分線(xiàn)接收端可作為串行數據的輸入，選用INA+還是INB+取決于A(yíng)/B輸入端的電平；當A/B為高電平時(shí)，選用INA±；當A/B為低電平時(shí)，選用INB±。 ●PECLL-TLL轉換器 INB（INB+）輸入和SI（INB-）輸入的功能是由SO輸出腳上的連接方式?jīng)Q定的。若不需要PECLL/TLL轉換，則可將SO輸出腳接到VCC。利用內置檢測電路可以檢測到這種連接試，并可將以上兩個(gè)輸入腳置為INB±輸入（即差分接收串行數據輸入）；若需要進(jìn)行PECL/TLL轉換，則應在SO輸出端連接一個(gè)TLL負載，此時(shí)的INB+輸入即為INB（單端ECL-100K型串行數據輸入）。INB-則可作為SI（單端ECK-100K型狀態(tài)）輸入，而SO即是SI轉換成TLL電平時(shí)的輸出信號。 ●時(shí)間同步器 時(shí)鐘同步器由內部鎖相環(huán)來(lái)保持與接收到位流頻率的一致，同時(shí)提供內部移、解碼時(shí)鐘。 ●成幀器 成幀器可用于檢查輸入的位流和尋找字節的邊界，從而實(shí)現幀同步（字符同步）。成幀器中的組合邏輯濾波器可用于尋找X3.230協(xié)議中定義的特殊字符（K28.5），一旦該字符找到，時(shí)鐘同步單元中的位計數器將被同步復位，以開(kāi)始同步接收數據，并將串行數據位流準確地重組成字符幀。 ●移位器 移位器的作用是在位時(shí)鐘控制下接收串行輸入的位流，同時(shí)將其送到成幀器，當接收滿(mǎn)一幀后（10位數據）便將其送到譯碼寄存器。 ●譯碼寄存器 譯碼寄存器在接收到來(lái)自移位器中的一幀數據后將其送到譯碼器，但該數據在譯碼器譯碼至輸出期間仍將保持在譯碼寄存器中。 ●譯碼器 譯碼器將接收到的數據按X3.230協(xié)議定義的碼字符重新轉換成“原始數據”，然后再送到輸出寄存器中。 ●輸出寄存器 輸出寄存器用于保持譯碼后恢復的數據（Q0-Q7、SC/D和RVS），以便在相應的輸出腳輸出。在BIST方式下，這個(gè)寄存器還可作為線(xiàn)性反饋移位寄存器，以產(chǎn)生512字節的偽隨機碼。 ●測試邏輯 測試邏輯包括BIST工作方式的初始化及控制邏輯，以及用于測試方式時(shí)的時(shí)鐘分配多工器和譯碼控制邏輯等。 3 CY7B933的工作原理及操作方式 3.1 工作原理 CY7B933接收器用于接收來(lái)自差分串行輸入端的串行位流，它使用內置的集成鎖相環(huán)（PLL）同步時(shí)鐘產(chǎn)生器來(lái)恢復用于數據重構所需的位同步時(shí)鐘。成幀器在尋找到串行位流的字節邊界后即可產(chǎn)生幀同步時(shí)鐘。然后輸入位流數據即可在移位器中實(shí)現串/并轉換，同時(shí)再送到譯碼器中譯碼并檢查傳送錯誤。最后將譯碼后的字節數據在幀同步時(shí)鐘控制下送到輸出寄存器并由并行輸出腳輸出。 3.2 操作方式 CY7B933具有8B/10B編碼方式、旁通方式、內置自測試方式和測試方式四種接收操作方式。 a.8B/10B編碼方式 在該編碼方式下，串行輸入的數據經(jīng)譯碼后變成8位數據位，其中包括類(lèi)型指示位及解碼錯誤指示位。若將收后放在譯碼寄存器中的數據幀能夠在有效數據字符表中找到，則其內容被譯為正常的數據信息，并使SC/D輸出腳為低電平，假如在有效的特殊字符碼及碼系統表中找到，則譯為“控制”或“協(xié)議”信息，并且將SC/D變高。若檢測到非法字符，則RVS將變高。 b.旁通方式 在旁通方式下，串行輸入數據不需由內部譯碼器對其譯碼，而是直接從譯碼寄存器到10位輸出寄存器（Qa-j），然后由外加的譯碼電路來(lái)對其譯碼，譯碼方式由設計者確定，這種方式一般不用。 c.內置自測試方式（BIST） 內置自測試功能有以下幾種： （1）設置BISTEN為低，允許自測試產(chǎn)生電路工作。若RDY變低，表明初始化碼已找到。 （2）監控RVS并檢查該腳是否為高電平。若為高電平，則表明測試到失配樣本（數據幀）。 若系統工作正常，則在每次測試循環(huán)中使RDY出現一次正脈沖�？梢詫υ撁}沖進(jìn)行計數以監控測試過(guò)程。同時(shí)Q0～Q7和SC/D等腳也將出現預期的樣本值，這一點(diǎn)對系統高度是很有用的。 （3）當測試完成時(shí)，設置BISTEN為高電平以恢復正常工作。 BIST方式主要用于檢查發(fā)送器。由鏈接線(xiàn)路和接收器構成的整個(gè)系統一般不用借助外加的信號及電路，也不用對整個(gè)電路作任何改動(dòng)即可對整個(gè)系統進(jìn)行嚴格的測試。 d.測試方式 當Mode腳懸空時(shí)，接收器處于芯片測試方式。這種方式一般作為工廠(chǎng)進(jìn)行芯片測試或用戶(hù)新購大批器件進(jìn)行測試時(shí)使用。 4 CY7B933構成的接收電路設計 由CY7B933構成的接收電路如圖3所示，該電路主要由CY7B933接收芯片、IDT7200（FIFO）芯片和阻抗匹配電路等組成。FIFO芯片（IDT7200）的寫(xiě)信號FIFOW由CY7B933的RDY信號提供。利用開(kāi)關(guān)K可將CY7B933的工作設置在8B/10B譯碼方式或內置自測試方式。 當BISTEN=0時(shí)，CY7B933工作在內置自測試方式。此時(shí)如果發(fā)送芯片CY7B923也工作在內置自測試方式，則可以通過(guò)對CY7B923的RP和CY7B933的RDY腳進(jìn)行測試比較來(lái)判斷整個(gè)系統是否正常工作。若這兩個(gè)信號同步出現且相位相反（RP為負脈沖，RDY為正脈沖），則表明整個(gè)系統的發(fā)送電路、接收電路及其鏈接線(xiàn)路工作正常。 當BISTEN=1時(shí)，CY7B933工作在8B/10譯碼方式。當CY7B933工作在這種方式時(shí)，接收并譯碼后的數據可由 CY7B933提供的RDY信號來(lái)寫(xiě)入FIFO芯片IDT7200中。用戶(hù)可通過(guò)FIFO的另一端來(lái)讀取該信號。注意如按上述電路連接，則此時(shí)讀取的數據在同步接收到的超始字節中有一個(gè)K28.5字符（其值為05H）。若要去掉該字符，可將RDY信號與SC/D信號組合以產(chǎn)生FIFO寫(xiě)信號，這樣，該控制字符碼（05H）就不會(huì )寫(xiě)入FIFO中，從而使FIFO中只包含用戶(hù)的數據信息。 |
