|
新版SDSoC開(kāi)發(fā)環(huán)境憑借系統級特性分析工具加速了C/C++編程，并將端對端編譯時(shí)間縮短一半 賽靈思公司 (Xilinx) 推出 SDSoC發(fā)環(huán)境2016.1版，支持Zynq系列SoC和MPSoC 使用 C和C++語(yǔ)言進(jìn)行軟件定義編程,并支持近期新推出的16nm Zynq UltraScale+ MPSoC。此外，該新版環(huán)境還憑借系統級特性分析工具，將編譯時(shí)間縮減一半，從而實(shí)現了生產(chǎn)力的大幅提升。 賽靈思公司 SDSoC產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)與規劃經(jīng)理Nick Ni表示：“SDSoC開(kāi)發(fā)環(huán)境已經(jīng)迅速擴展到650 多個(gè)用戶(hù)以上，其中許多用戶(hù)通過(guò)生產(chǎn)基于ZynqSoC 的產(chǎn)品設計得意快速進(jìn)入市場(chǎng)。除了支持ZynqUltrascale+ MPSoC之外，我們還大幅縮短了編譯時(shí)間，并消除了系統級性能瓶頸所耗費的時(shí)間�！� 系統和嵌入式軟件工程師能夠利用SDSoC 開(kāi)發(fā)環(huán)境對 ZynqUltraScale+ MPSoC器件輕松編程。只需點(diǎn)擊一個(gè)按鈕，SDSoC就能運用高層次綜合 (HLS)、硬件連接功能、軟件驅動(dòng)程序和應用可執行文件生成定制硬件IP，從而自動(dòng)加速 C/C++ 函數從 ARM 應用程序處理器單元植入 FPGA 結構。 與傳統彼此孤立的嵌入式軟硬件開(kāi)發(fā)流程不同，SDSoC不會(huì )造成開(kāi)發(fā)延遲，也不會(huì )出現系統架構和性能不確定性的問(wèn)題，其經(jīng)過(guò)精心架構設計，可提供快速系統特性分析和架構探索，并采用熟悉的Eclipse IDE框架。新版開(kāi)發(fā)環(huán)境采用軟硬件事件跟蹤監控器針對性能瓶頸提供了實(shí)時(shí)系統級可視化。 供貨情況 SDSoC 2016.1 版現已開(kāi)放下載。如需了解更多資訊或者下載SDSoC，請訪(fǎng)問(wèn)：china.xilinx.com/sdsoc。 關(guān)于SDx SDx是專(zhuān)門(mén)為系統與軟件工程師而退出的軟件定義開(kāi)發(fā)環(huán)境系列。SDx 讓非FPGA專(zhuān)業(yè)開(kāi)發(fā)人員也能使用高層次編程語(yǔ)言， 從而共享可編程硬件和業(yè)界標準處理器的絕佳功能。 如需了解更多賽靈思軟件定義設計環(huán)境的信息， 請訪(fǎng)問(wèn)： china.xilinx.com/sdx。 |
