|
這些年，英特爾、三星、臺積電在制程上的恩恩怨怨，堪比武俠小說(shuō)中恩怨情仇。這些大廠(chǎng)的爭斗均是圍繞14納米和16納米，那么問(wèn)題來(lái)了，這個(gè)14納米和16納米有什么好爭的？下面芯易網(wǎng)就來(lái)簡(jiǎn)單做一下介紹。 納米到底有多小 想要了解納米，我們來(lái)看看芯易網(wǎng)對它的定義：納米（nm）又稱(chēng)毫微米，1納米=10-9米（度娘說(shuō)），到底有多小呢？以我們的指甲厚度為例，一般的指甲厚度為0.1毫米，也就是將指甲橫向切成10份，那么每份也就差不多1納米。 了解納米過(guò)后，我們再來(lái)看看縮小制程的意義。眾所周知，縮小電晶體的最主要目的，是為了讓往里面塞更多的芯片，防止因芯片的增加而讓電晶體變大。此外，還可以增加CPU的運算速率、降低能耗。簡(jiǎn)單的說(shuō)，這也符合未來(lái)輕薄化的趨勢。 納米制程是什么 納米制程是指芯片中的線(xiàn)能縮小到的尺寸，舉個(gè)例子，長(cháng)得跟下圖一樣的傳統電晶體，L代表著(zhù)我們期望縮小的閘極長(cháng)度，從Drain 端到 Source 端，電路可以節省更多的路徑，以達到減少耗電量的目的。 
要想判斷電晶體的電流是否在流通，可以給綠色的方塊（Gate端）供給電壓，正常情況電流會(huì )從Drain端流動(dòng)到Source段（沒(méi)電壓供給的話(huà)電流是不會(huì )動(dòng)的）。這樣可以表示1和0（電腦也是以0和1做運算的），至于為什么要用1和0表示，可以去查閱布林代數。 制程縮小也會(huì )有物理的限制 當然，納米制程并非說(shuō)縮小就能縮小的，當電晶體縮小到20納米的時(shí)候，就會(huì )出現漏電的量子物理問(wèn)題。這個(gè)時(shí)候就要導入FinFET（Tri-Gate）來(lái)改善這個(gè)問(wèn)題。導入這項技術(shù)后，電晶體漏電的問(wèn)題就會(huì )減少（并非是完全消除）。 此外，FinFET（Tri-Gate）還可以增加下層和Gate 端接觸的面積。一般來(lái)說(shuō)接觸面有且只有一個(gè)平面，但采用該技術(shù)后接觸面將變得立體化，進(jìn)而輕而易舉地增加接觸的面積。從而在保持一樣的接觸面積的情況下，縮小Source-Drain 端，這對于設計者和制造者們來(lái)說(shuō)至關(guān)重要。 想要理解縮小制程的難度，可以參考芯易網(wǎng)（https://www.xinyiic.com/）這個(gè)小實(shí)驗：用100個(gè)小珠子在桌子上以10X10的比例排列成正方形，再在上面蓋一張相同尺寸的紙。緊接著(zhù)用筆刷掉旁邊的小珠子，使其最后形成一個(gè)10X5比例的長(cháng)方形。從這個(gè)實(shí)驗不難看出，要達成這個(gè)目標非常不容易，由此可以了解到，各大廠(chǎng)面臨的困境有多么艱難。 三星和臺積電都在完成14 納米、16 納米 FinFET 的量產(chǎn)，并以此為資本爭奪下一代iPhone的芯片代工業(yè)務(wù)，隨著(zhù)電子行業(yè)的競爭升級，我們將能看到更多省電又輕薄的手機。 比如目前全球領(lǐng)先芯片制作商都在追的10nm線(xiàn)程，不僅如此，廠(chǎng)商們還把目光投向7納米甚至是5納米，相信不久的將來(lái)會(huì )有更精湛的產(chǎn)品呈現在我們面前。敬請期待吧！ |
