|
安森美半導體供稿 時(shí)鐘是電子系統中的關(guān)鍵元素，其性能對整個(gè)系統的穩定運行有著(zhù)至關(guān)重要的作用。OmniClock，是安森美半導體推出的可高度定制的一次性可編程時(shí)鐘產(chǎn)生器系列，其靈活性冠于市場(chǎng)上任何可編程時(shí)鐘器件，可用于可穿戴、智能手機、攝相機、電子書(shū)、便攜式電子和物聯(lián)網(wǎng)等寬廣的應用，具有小尺寸、低功耗、低成本、改善的串擾/抖動(dòng)性能等優(yōu)勢。 OmniClock系列特性及設計優(yōu)勢 OmniClock系列支持從8 kHz到200 MHz的任意輸出頻率，有三個(gè)單端時(shí)鐘輸出（LVCMOS/LVTTL），兩者可以組合成一個(gè)差分輸出（LVPECL、LVDS、HCSL / CML），令設計人員可替代多個(gè)晶體和/或振蕩器，降低整體系統成本。如NB3H63143G，可同時(shí)提供一個(gè)50 MHz、125 MHz和48 MHz時(shí)鐘分別到CPU核、物理層和CPU核以實(shí)現最佳主時(shí)鐘(BMC)算法，或同時(shí)提供一個(gè)單端50 MHz和一個(gè)差分156.25 MHz(LVPECL)時(shí)鐘到控制面板的復雜可編程邏輯器件(CPLD)和以太網(wǎng)；又如NB3V60113G，可提供一個(gè)25 MHz± 0.125 %的時(shí)鐘到固態(tài)硬盤(pán)(SSD)模塊的CPU核，或提供一個(gè)27 MHz± 0.5%的時(shí)鐘到CMOS傳感器的MCLK主時(shí)鐘。 
OE：輸出使能 VDDO：輸出電壓 表1. 安森美半導體的全系列OmniClock產(chǎn)生器 1．提供可高度定制的靈活性 OmniClock是具有編程軟件Clock Cruiser的全定制器件，可配置的參數包括輸出頻率、輸出類(lèi)型、驅動(dòng)電流、輸出引腳、內部負載電容、電源電壓、輸出電壓、參考輸入、控制引腳、鎖相環(huán)(PLL)旁路特性及擴頻配置等等，在系統測試過(guò)程中，在器件配置間可快速切換， 架構最佳的性能方案。此外，設計人員可存儲達4個(gè)獨立的配置到一次性可編程內存(OTPM)，便于在輸出要求相似時(shí)可直接啟用配置，縮減開(kāi)發(fā)時(shí)間和減低庫存。 2．提升系統可靠性 利用晶體來(lái)產(chǎn)生時(shí)鐘信號，可能會(huì )出現一系列問(wèn)題，如線(xiàn)路板布板和布線(xiàn)、溫度和電壓、啟動(dòng)時(shí)間長(cháng)、需要額外元件如負載電容等。通過(guò)用OmniClock產(chǎn)生器替代晶體及機械式元件，可減少系統各種故障，提升系統可靠性。 3．降低系統EMI (電磁干擾) 峰值 電路板上元件之間的布線(xiàn)可能產(chǎn)生潛在的噪聲和EMI， OmniClock內部PLL提供完全可編程的擴頻頻率調制，通過(guò)各種不同的擴頻配置可解決系統EMI峰值干擾問(wèn)題。擴頻方面，設計人員可選擇擴頻類(lèi)型如不擴頻、中心擴頻或下行擴頻，偏離百分比如中心擴頻以0.125%步幅的±0.125% 至±3%、或下行擴頻以0.25%步幅的-0.25%至-4%，頻率調制可選30KHz 至130KHz之間的任意值。擴頻調制基于PLL的輸出，工作于PLL旁路模式的將不受影響。這需要在輸入時(shí)鐘頻率和所需的擴頻配置間進(jìn)行權衡。 4．節省空間，降低成本 由于OmniClock省去晶體及晶體振蕩器、負載電容，節省占板空間，從而簡(jiǎn)化物料單，降低復雜度和系統成本，加之采用非常小的QFN-16和DFN-8封裝，體積非常小，滿(mǎn)足可用空間極小的應用需求。 5．低功耗 低功耗是OmniClock系列的一個(gè)關(guān)鍵優(yōu)勢，可延長(cháng)終端產(chǎn)品如便攜式消費設備的電池使用時(shí)間。 OmniClock用于USB視頻類(lèi)攝像機改善串擾/抖動(dòng) USB視頻類(lèi)攝像機通常需要多個(gè)參考時(shí)鐘用于圖像傳感器、圖像協(xié)處理器及USB控制器模塊運行于不同頻率，利用時(shí)鐘產(chǎn)生及緩沖器進(jìn)行系統設計，可改善串擾/抖動(dòng)，提供更好的布局靈活性，并易于以具有優(yōu)勢的成本進(jìn)行系統升級。 單個(gè)OmniClock器件配置為支持USB視頻類(lèi)攝像機所需的3個(gè)頻率：提供一個(gè)19.2 MHz時(shí)鐘到AR1820HS 1800萬(wàn)像素圖像傳感器，一個(gè)48 MHz時(shí)鐘到AP1302圖像協(xié)處理器，和一個(gè)19.2 MHz時(shí)鐘到一個(gè)USB控制器，替代晶體和晶體振蕩器�？啥ㄖ频念l譜配置令該系列器件適用于對EMI敏感的應用而不犧牲成像性能。其靈活性進(jìn)一步支援制造進(jìn)程，能通過(guò)編程軟件驗證動(dòng)態(tài)口令(OTP)參數，而其小封裝設計降低電路板復雜度和成本。
圖1. OmniClock提供USB視頻類(lèi)攝像機所需的3個(gè)頻率時(shí)鐘 由于在網(wǎng)絡(luò )攝像機系統設計中采用較長(cháng)的扁平電纜，像素時(shí)鐘會(huì )產(chǎn)生EMI諧波峰值。OmniClock擴頻配置可解決應用敏感的EMI峰值問(wèn)題，不降低成像性能，無(wú)需修改硬件。以NB3V60113G為例，如表2所示，對于配置分別為全分辨率、16M16fps、4k30fps、1080p120fps的圖像傳感器，晶體振蕩器幀速率分別為14.4 fps、15.8 fps、28.8 fps、115.2 fps，NB3V60113G采用0%至+/- 3%的百分比進(jìn)行擴頻，幀速率仍然保持不變。
表2. OmniClock擴頻配置不降低成像性能 設計注意事項 為有好的時(shí)鐘信號完整性以盡量減小數據誤差，有必要減少信號反射。反射系數只有在源阻抗等于負載阻抗時(shí)為零。因而需要匹配阻抗以減少信號反射�？赏ㄟ^(guò)在輸出引腳附近增添一個(gè)串聯(lián)電阻來(lái)最大限度地減小阻抗差異。 為使器件不受到系統電源噪聲的影響，需貼裝一個(gè)0.1 uF和一個(gè)2.2 uF的去耦電容到線(xiàn)路板，且盡可能離VDD引腳近。到VDD引腳的線(xiàn)路板走線(xiàn)和接地通孔應當盡可能薄和短。所有VDD引腳都應當有去耦電容。 差分信號如LVDS具有共模噪聲抑制和低噪聲的固有優(yōu)勢，支持快速開(kāi)關(guān)速度，且功耗較其它差分信號標準低，扇出的LVDS緩沖可用作擴展以提供時(shí)鐘信號到多個(gè)LVDS接收器，驅動(dòng)多個(gè)點(diǎn)對點(diǎn)鏈接到接收節點(diǎn)。 總結 OmniClock系列為當前市場(chǎng)上任何可編程的時(shí)鐘器件提供最多的功能和靈活性，該系列器件接受一系列晶體或參考時(shí)鐘輸入頻率以產(chǎn)生一路差分輸出(LVPECL, LVDS, HCSL, CML) 加一路單端，或以用戶(hù)定義的頻率達三路單端LVCMOS輸出，支持從8 KHz到200 MHz的任意輸出頻率，替代晶體和/或振蕩器，節省占板面積，降低整體系統成本，超越完全采用分立晶體的系統，改善串擾/抖動(dòng)，增強系統可靠性，同時(shí)大大簡(jiǎn)化電路板設計，并使客戶(hù)能滿(mǎn)足他們系統低功耗的要求，比晶體縮短交期，可定制的擴頻配置還可用于對EMI敏感的應用。 |
