|
隨著(zhù)通信技術(shù)的發(fā)展,無(wú)線(xiàn)射頻電路技術(shù)運用越來(lái)越廣,其中的射頻電路的性能指標直接影響整個(gè)產(chǎn)品的質(zhì)量,射頻電路印制電路板( PCB)的抗干擾設計對于減小系統電磁信息輻射具有重要的意義。射頻電路PCB的密度越來(lái)越高, PCB設計的好壞對抗干擾能力影響很大,同一電路,不同的PCB設計結構,其性能指標會(huì )相差很大。電磁干擾信號如果處理不當,可能造成整個(gè)電路系統的無(wú)法正常工作,因此如何防止和抑制電磁干擾,提高電磁兼容性,就成為設計射頻電路PCB時(shí)的一個(gè)非常重要的課題。 電磁兼容性EMC是指電子系統在規定的電磁環(huán)境中按照設計要求能正常工作的能力。電子系統所受的電磁干擾不僅來(lái)自電場(chǎng)和磁場(chǎng)的輻射,也有線(xiàn)路公共阻抗、導線(xiàn)間耦合和電路結構的影響。在研制設計電路時(shí),希望設計的印制電路板盡可能不易受外界干擾的影響,而且也盡可能小地干擾影響別的電子系統。 設計印制板首要的任務(wù)是對電路進(jìn)行分析,確定關(guān)鍵電路。這就是要識別哪些電路是干擾源,哪些電路是敏感電路,弄清干擾源可能通過(guò)什么路徑干擾敏感電路。射頻電路工作頻率高,干擾源主要是通過(guò)電磁輻射來(lái)干擾敏感電路,因此射頻電路PCB板抗干擾設計的目的是減小PCB板的電磁輻射和PCB 板上電路之間的串擾。 1 射頻電路板設計 1. 1 元器件的布局 由于SMT一般采用紅外爐熱流焊來(lái)實(shí)現元器件的焊接,因而元器件的布局影響到焊點(diǎn)的質(zhì)量,進(jìn)而影響到產(chǎn)品的成品率。而對于射頻電路PCB設計而言, 電磁兼容性要求每個(gè)電路模塊盡量不產(chǎn)生電磁輻射,并且具有一定的抗電磁干擾能力,因此元器件的布局也影響到電路本身的干擾及抗干擾能力,直接關(guān)系到所設計電路的性能。故在進(jìn)行射頻電路PCB 設計時(shí)除了要考慮普通PCB設計時(shí)的布局外,主要還須考慮如何減小射頻電路中各部分之間的相互干擾、如何減小電路本身對其他電路的干擾以及電路本身的抗干擾能力。 根據經(jīng)驗,射頻電路效果的好壞不僅取決于射頻電路板本身的性能指標,很大部分還取決于與CPU處理板間的相互影響,因此在進(jìn)行PCB設計時(shí),合理布局顯得尤為重要。布局的總原則是元器件應盡可能同一方向排列,通過(guò)選擇PCB進(jìn)入熔錫系統的方向來(lái)減少甚至避免焊接不良的現象;根據經(jīng)驗元器件間最少要有 0.5mm的間距才能滿(mǎn)足元器件的熔錫要求,若PCB板的空間允許,元器件的間距應盡可能寬。對于雙面板一般應設計一面為SMD及SMC元件,另一面則為分立元件。 布局中應注意 : 1)首先確定與其他PCB 板或系統的接口元器件在PCB板上的位置,必須注意接口元器件間的配合問(wèn)題(加元器件的方向等) ; 2)因為掌上用品的體積都很小,元器件間排列很緊湊,因此對于體積較大的元器件,必須優(yōu)先考慮,確定出相應位置,并考慮相互間的配合問(wèn)題; 3)認真分析電路結構,對電路進(jìn)行分塊處理(加高頻放大電路、混頻電路及解調電路等) ,盡可能將強電信號和弱電信號分開(kāi),將數字信號電路和模擬信號電路分開(kāi),完成同一功能的電路應盡量安排在一定的范圍之內,從而減小信號環(huán)路面積;各部分電路的濾波網(wǎng)絡(luò )必須就近連接,這樣不僅可以減小輻射,而且可以減少被干擾的機率,提高電路的抗干擾能力; 4)根據單元電路在使用中對電磁兼容性敏感程度不同進(jìn)行分組。對于電路中易受干擾部分的元器件在布局時(shí)還應盡量避開(kāi)干擾源(比如來(lái)自數據處理板上CPU的干擾等) 。 1. 2 布線(xiàn) 在基本完成元器件的布局后,就可開(kāi)始布線(xiàn)了。布線(xiàn)的基本原則為:在組裝密度許可情況下,盡量選用低密度布線(xiàn)設計,并且信號走線(xiàn)盡量粗細一致,有利于阻抗匹配。 對于射頻電路,信號線(xiàn)的走向、寬度、線(xiàn)間距的不合理設計,可能造成信號傳輸線(xiàn)之間的交叉干擾;另外,系統電源自身還存在噪聲干擾,所以在設計時(shí)頻電路PCB時(shí)一定要綜合考慮,合理布線(xiàn)。布線(xiàn)時(shí),所有走線(xiàn)應遠離PCB板的邊框2 mm左右,以免PCB板制作時(shí)造成斷線(xiàn)或有斷線(xiàn)的隱患。 電源線(xiàn)要盡可能寬,以減少環(huán)路電阻,同時(shí)使電源線(xiàn)、地線(xiàn)的走向和數據傳遞的方向一致,以提高抗干擾能力;所布信號線(xiàn)應盡可能短,并盡量減少過(guò)孔數目;各元器件間的連線(xiàn)越短越好,以減少分布參數和相互間的電磁干擾;對不相容的信號線(xiàn)應盡量相互遠離,且盡量避免平行走線(xiàn),而在正反兩面的信號線(xiàn)應相互垂直;布線(xiàn)時(shí)在需要拐角的地方應以135°角為宜,避免拐直角。 布線(xiàn)時(shí)與焊盤(pán)直接相連的線(xiàn)條不宜太寬,走線(xiàn)應盡量離開(kāi)不相連的元器件,以免短路;過(guò)孔不宜畫(huà)在元器件上,且應盡量遠離不相連的元器件,以免在生產(chǎn)中出現虛焊、連焊、短路等現象。在射頻電路PCB設計中,電源線(xiàn)和地線(xiàn)的正確布線(xiàn)顯得尤其重要,合理的設計是克服電磁干擾的最重要的手段。 PCB上相當多的干擾源是通過(guò)電源和地線(xiàn)產(chǎn)生的,其中地線(xiàn)引起的噪聲干擾最大。地線(xiàn)容易形成電磁干擾的主要原因在于地線(xiàn)存在阻抗。當有電流流過(guò)地線(xiàn)時(shí),就會(huì )在地線(xiàn)上產(chǎn)生電壓,從而產(chǎn)生地線(xiàn)環(huán)路電流,形成地線(xiàn)的環(huán)路干擾。當多個(gè)電路共用一段地線(xiàn)時(shí),就會(huì )形成公共阻抗耦合,從而產(chǎn)生所謂的地線(xiàn)噪聲。 因此,在對射頻電路PCB的地線(xiàn)進(jìn)行布線(xiàn)時(shí)應該做到: 1)對電路進(jìn)行分塊處理時(shí),射頻電路基本上可分成高頻放大、混頻、解調、本振等部分,要為各個(gè)電路模塊提供一個(gè)公共電位參考點(diǎn),即各模塊電路各自的地線(xiàn),這樣信號就可以在不同的電路模塊之間傳輸。然后,匯總于射頻電路PCB 接入地線(xiàn)的地方,即匯總于總地線(xiàn)。由于只存在一個(gè)參考點(diǎn),因此沒(méi)有公共阻抗耦合存在,從而也就沒(méi)有相互干擾問(wèn)題; 2)數字區與模擬區盡可能以地線(xiàn)進(jìn)行隔離,并且數字地與模擬地要分離,最后接于電源地; 3)在各部分電路內部的地線(xiàn)也要注意單點(diǎn)接地原則,盡量減小信號環(huán)路面積,并與相應的濾波電路的地線(xiàn)就近相接; 4)在空間允許的情況下,各模塊之間最好能以地線(xiàn)進(jìn)行隔離,防止相互之間的信號耦合效應。 2 實(shí)驗測試 下面幾個(gè)實(shí)驗測試事例,說(shuō)明了不同原因帶來(lái)的干擾及其實(shí)際的解決辦法。 2. 1 電源線(xiàn)和地線(xiàn)帶來(lái)的干擾 圖1取自某高壓控制保護PCB的部分電路。圖1a為原設計電路。由于電源線(xiàn)和地線(xiàn)的印制導線(xiàn)寬度太細,電路在工作時(shí)局受外界干擾;圖1b是經(jīng)過(guò)改進(jìn)后的電路,其電源線(xiàn)和地線(xiàn)加粗至5 mm,解決了電路的干擾問(wèn)題。 圖1某高壓控制保護PCB的部分電路 2. 2 元器件布局不合理帶來(lái)的干擾 圖2取自某雷達發(fā)射機磁場(chǎng)控制保護PCB的部分電路。重新布局元器件后改進(jìn)的PCB 電路(如圖2b)較改進(jìn)前的PCB 電路(如圖2a)在抗干擾性能上有很大的改善。 圖2某雷達發(fā)射機磁場(chǎng)控制保護PCB的部分電路 2. 3 布線(xiàn)不合理帶來(lái)的干擾 圖3取自某雷達CFA電源控制保護PCB的部分電路。圖3a為原設計電路。由于布線(xiàn)時(shí)將高壓取樣信號線(xiàn)布于閉環(huán)取樣回路中,使閉環(huán)取樣電路在工作時(shí)易受外界的干擾,造成經(jīng)常誤報過(guò)壓故障;而圖3b是經(jīng)過(guò)改進(jìn)后的PCB電路,由于避開(kāi)了高壓取樣信號線(xiàn)帶來(lái)的干擾,改進(jìn)后的PCB電路工作可靠穩定。 圖3某雷達CFA電源控制保護PCB的部分電路 3 結語(yǔ) 射頻電路PCB設計的關(guān)鍵在于如何減少輻射能力以及如何提高抗干擾能力,合理的布局與布線(xiàn)是設計時(shí)頻電路PCB的保證。文中所述方法有利于提高射頻電路PCB設計的可靠性,解決好電磁干擾問(wèn)題,進(jìn)而達到電磁兼容的目的。 |
