|
ARINC429總線(xiàn)廣泛應用于商務(wù)運輸航空領(lǐng)域，如空中客車(chē)A310/A320、A330/A340飛機，波音公司727、737、747、757和767飛機，麥道公司MD-11飛機等。它采用異步雙極性歸零碼進(jìn)行數據的編碼，并通過(guò)雙絞線(xiàn)傳輸，具有很強的抗干擾性能。目前市場(chǎng)上的ARINC429總線(xiàn)接口設計一般都采用專(zhuān)用接口芯片，如Device Engineering公司的DEI-1016，INTERSIL公司的HS-3282等，這些專(zhuān)用芯片價(jià)格昂貴，且路數有限，使用非常不靈活。本設計將ALTERA公司的FPGA芯片應用于A(yíng)RINC429標準數據傳輸，并完成了與計算機USB接口的通信，有效縮小了系統體積并降低了成本，同時(shí)也增加了系統配置的靈活度。 ARINC429總線(xiàn)數據 ARINC429數據總線(xiàn)協(xié)議規定一個(gè)數據字由32位組成，以脈沖形式發(fā)送，采用雙極性歸零碼，碼速率為12.5kb/s或100kb/s。電氣特性為：高電平(+10V)為邏輯1；低電平(-10V)為邏輯0；0電平(0V)發(fā)送自身時(shí)鐘脈沖，字與字之間以一定間隔(不少于4位)分開(kāi)，以此間隔作為字同步。一個(gè)32位的數據字由五部分組成：標志位(LABEL)，用于標識傳輸數據的信息類(lèi)型；源/目的標識碼(S/D)，用于判斷在一個(gè)多系統中的源系統；數據區(DATA)；符號/狀態(tài)位(SSM)，用于標識數據字的特征或數據發(fā)生器的狀態(tài)；奇偶校驗位(PARITY)，ARINC429數字信息傳輸使用奇校驗。 FPGA內部邏輯設計 根據ARINC429總線(xiàn)協(xié)議，要完成數據的收發(fā)以及對USB總線(xiàn)接口的邏輯控制， FPGA 芯片應完成的邏輯功能框圖如圖1所示，其中虛線(xiàn)框中是FPGA實(shí)現的部分。 發(fā)送器 發(fā)送器結構如圖2所示，由緩沖存儲器、信號發(fā)生器和發(fā)送控制邏輯三部分構成，用于將來(lái)自總線(xiàn)接口通信模塊的32位429格式數據轉換成調制前的兩路串行數據，即圖2中TTL0和TTL1。其中使用緩存是為了提高數據傳輸速度，用戶(hù)向緩存寫(xiě)進(jìn)想要發(fā)送的多個(gè)32位數據字后，就可以通過(guò)entx信號控制數據從緩存連續不斷地讀出，并經(jīng)過(guò)信號發(fā)生器轉換成串行數據后送給總線(xiàn)驅動(dòng)電路。在這里，緩存是直接調用ALTERA提供的LPM_FIFO+宏功能模塊來(lái)實(shí)現的。 信號發(fā)生器由位計數器、字間隔計數器、碼元調制、移位寄存器以及相應的控制邏輯組成，結構如圖3所示。其中，位數計數器用來(lái)控制429數字字的位數，字間隔計數器用于產(chǎn)生字間隔。在本設計中，采用狀態(tài)機來(lái)實(shí)現信號發(fā)生器的功能，共分3個(gè)狀態(tài)： a）IDLE：初始狀態(tài)，當復位或是發(fā)送完一個(gè)32位數后進(jìn)入該狀態(tài)，在該狀態(tài)完成字間隔的產(chǎn)生，并用移位寄存器的load信號來(lái)鎖存待轉換數據，并在至少四位字間隔后進(jìn)入TRANS狀態(tài)，否則等到直到有新數據載入。 b）TRANS：進(jìn)行數據的并串轉換，同時(shí)進(jìn)行奇偶校驗，即每產(chǎn)生一位串行數據就進(jìn)行一次異或運算，并由位數計數器控制計到31時(shí)就進(jìn)入PARITY狀態(tài)。 c）PARITY：輸出奇偶校驗位并回到IDLE狀態(tài)。 碼元調制是在信號busy的有效區間內，將串行輸出數據serial_data與時(shí)鐘做邏輯運算得到的TTL0和TTL1（如圖4）送至外部調制電路，并轉換為429總線(xiàn)規范要求的雙極性歸零信號。其verilog語(yǔ)言描述如下： always @(busy，clk_tx，serial_data) begin if (busy) begin TTL1發(fā)送控制邏輯用于協(xié)調緩存和信號發(fā)生器之間的數據傳遞。在緩存非空、busy無(wú)效（信號發(fā)生器狀態(tài)機處于TRANS狀態(tài)下busy有效）的條件下，一旦允許轉換信號entx有效，便開(kāi)啟緩存的讀使能rden，并產(chǎn)生轉換數據的裝載信號load，以完成緩存數據的自動(dòng)轉換和發(fā)送。 接收器 雙極性的ARINC429 信號通過(guò)解調電路轉換為兩路TTL 信號，TTL1和TTL0。后經(jīng)接收器轉換成32位并行數據供主機讀取。接收器結構如圖5所示。為使數據接收具有一定的抗干擾能力，本設計采用一個(gè)16倍于碼速率的高速時(shí)鐘對數據進(jìn)行檢測。同步字頭檢測模塊對高速時(shí)鐘進(jìn)行計數，當計數值計滿(mǎn)64（對應4位字間隔），即產(chǎn)生一個(gè)位接收允許信號rec_en，該信號啟動(dòng)位檢測模塊。位檢測模塊對TTL0和TTL1信號進(jìn)行監控，一旦兩路串行數據中任一路為高，則標志有效數據開(kāi)始發(fā)送。位檢測模塊對每一位數據進(jìn)行三次檢測，在碼元的前半周期檢測兩次，后半周期檢測一次，只有這三次檢測都符合429信號標準才能被視為有效數據，否則報錯并自動(dòng)丟棄。字檢測模塊將正確檢出的位轉換為并行數據并做奇偶校驗和SDI校驗，校驗正確后數據被鎖存，并產(chǎn)生接收完成信號rec_done向主機發(fā)出中斷請求。 時(shí)鐘發(fā)生器 時(shí)鐘發(fā)生器對外部晶振（本設計采用的是12.8MHz的時(shí)鐘頻率）分頻產(chǎn)生100kHz和12.5kHz高低速率兩個(gè)發(fā)送時(shí)鐘，以及16倍于發(fā)送時(shí)鐘頻率的接收時(shí)鐘，高低速率可通過(guò)控制寄存器中相應位來(lái)選擇。在本設計中遵循同步設計原則，不是將分頻時(shí)鐘直接當時(shí)鐘用，而是采用了時(shí)鐘使能的方法，將分頻時(shí)鐘作為觸發(fā)器的使能控制。本設計的關(guān)鍵部分都采用了狀態(tài)機的方式，將分頻時(shí)鐘用做狀態(tài)機狀態(tài)間相互轉換的先決條件，從而實(shí)現了在整個(gè)設計中只有一個(gè)全局時(shí)鐘，避免了時(shí)鐘“滿(mǎn)天飛”的問(wèn)題。 USB總線(xiàn)接口通信模塊 USB接口控制邏輯完成以下任務(wù)：通過(guò)對USB協(xié)議處理芯片本地端的地址譯碼完成429總線(xiàn)接口的各種操作，如配置控制寄存器、寫(xiě)數據發(fā)送緩存以及讀接收數據等。當主機要發(fā)送數據時(shí)，接口通信模塊將收到的8位數據按照429數字字的編碼格式組裝成32位數據，并產(chǎn)生控制信號。將組裝好的32位數據寫(xiě)入發(fā)送器的緩存中，之后根據總線(xiàn)譯碼，產(chǎn)生自動(dòng)發(fā)送控制信號，通知發(fā)送器進(jìn)行自動(dòng)轉換和發(fā)送。同樣地，當接收完一個(gè)32位數據時(shí)，將這個(gè)32位數拆分成4個(gè)8位寄存器供主機讀取，它們中的一個(gè)對應標志位(LABEL)，另外有兩個(gè)對應數據區(DATA)，最后一個(gè)包含了數據字中剩余部分的信息。 仿真與驗證 本設計采用ModelSim SE 6.1b，對經(jīng)過(guò)quartus6.0綜合布局布線(xiàn)后的設計進(jìn)行時(shí)序仿真驗證。圖6和圖7分別為發(fā)送模塊和接收模塊在ModelSim中的時(shí)序仿真圖。 圖6中data為要發(fā)送的并行32位ARINC429數據0x5a5a5a5a，mclk為全局時(shí)鐘信號，clk_tx和clk_tx_en分別是發(fā)送時(shí)鐘(占空比為50％)和同頻的發(fā)送時(shí)鐘使能信號，aout、bout即上文中發(fā)送器的輸出TTL1、TTL0，busy表示正在進(jìn)行轉換。圖7中mclk為全局時(shí)鐘信號，ckl_rx_en是接收時(shí)鐘使能信號，_429ain、_429bin為接收器的輸入TTL1、TTL0，dout為收到的ARINC429數據0x75555555，以并行32位數據格式存入寄存器中，rec_done為接收完一個(gè)429數據發(fā)出的中斷信號。由時(shí)序仿真結果可以看出，FPGA可以正確實(shí)現ARINC429數據的發(fā)送和接收。 在后期板級調試中，將自制板卡與現在市場(chǎng)上出售的429總線(xiàn)接口卡進(jìn)行對接通信的方法來(lái)驗證，證明了本設計的FPGA協(xié)議處理和驅動(dòng)電路工作無(wú)誤，可以正確進(jìn)行429數據的收發(fā)，完成429總線(xiàn)的數據通訊。 結束語(yǔ) 本設計采用了ALTERA公司的FPGA芯片EP2C5Q208和CYPRESS公司的USB協(xié)議處理芯片CY7C68013以及外圍的調制解調電路，實(shí)現了4路收發(fā)的429總線(xiàn)數據傳輸接口，并完成了與上位計算機的通信。該系統大部分功能都是在同一FPGA芯片內部實(shí)現的，發(fā)揮了FPGA的優(yōu)勢，提高了系統的穩定性、集成度，并增強了抗干擾能力。利用FPGA的可重配置性，可以實(shí)現更多路ARINC429信號的接收與發(fā)送，可以大大降低重量、體積及成本，這在機載航空總線(xiàn)數據處理中具有較大的實(shí)用價(jià)值。 |
