|
摘 要：為了比較DSP和SOPC技術(shù)在電子設計領(lǐng)域的應用，采用泰勒展開(kāi)法和DDFS技術(shù)，分別給出設計方案的硬件電路結構和軟件流程圖，并通過(guò)集成開(kāi)發(fā)環(huán)境CCS和DE2開(kāi)發(fā)板實(shí)現正弦信號發(fā)生器。結果表明，采用SOPC技術(shù)設計的正弦信號發(fā)生器與使用DSP芯片實(shí)現相比，其高速的運算能力以及內部操作的靈活性，使得產(chǎn)生的波形具有控制方便，輸出相位連續，精度高，穩定性好等優(yōu)點(diǎn)，具有很高的應用價(jià)值。 0 引 言 數字信號發(fā)生器是在電子電路設計、自動(dòng)控制系統和儀表測量校正調試中應用很多的一種信號發(fā)生裝置和信號源。而正弦信號是一種頻率成分最為單一的常見(jiàn)信號源，任何復雜信號(例如聲音信號)都可以通過(guò)傅里葉變換分解為許多頻率不同、幅度不等的正弦信號的疊加，廣泛地應用在電子技術(shù)試驗、自動(dòng)控制系統和通信、儀器儀表、控制等領(lǐng)域的信號處理系統中及其他機械、電聲、水聲及生物等科研領(lǐng)域。 目前，常用的信號發(fā)生器絕大部分由模擬電路或數字電路構成，體積和功耗都很大，價(jià)格也比較貴。隨著(zhù)微電子技術(shù)和計算機技術(shù)的發(fā)展，以DSP微處理器及DSP軟硬件開(kāi)發(fā)系統(例如集成開(kāi)發(fā)環(huán)境CCS)及配套產(chǎn)品為內容已形成了龐大并極具前途的高新技術(shù)產(chǎn)業(yè)，而可編程邏輯器件、SOPC等新技術(shù)的應用迅速滲透到電子、信息、通信等領(lǐng)域。這里分別借助DSP芯片運算速度高，功耗低，實(shí)時(shí)分析的優(yōu)勢以及SOPC技術(shù)靈活的可配置性、較高的可靠性、硬件升級容易等優(yōu)點(diǎn)設計了正弦信號發(fā)生器，并對各自設計過(guò)程及優(yōu)缺點(diǎn)進(jìn)行了對比。 1 基于DSP設計正弦信號發(fā)生器 1．1 正弦波產(chǎn)生原理 一般情況，產(chǎn)生正弦波的方法有兩種：查表法和泰勒級數展開(kāi)法。查表法是使用比較普遍的方法，優(yōu)點(diǎn)是處理速度快，調頻調相容易，精度高，但需要的存儲器容量很大。泰勒級數展開(kāi)法需要的存儲單元少，具有穩定性好，算法簡(jiǎn)單，易于編程等優(yōu)點(diǎn)，而且展開(kāi)的級數越多，失真度就越小。本文采用了泰勒級數展開(kāi)法。一個(gè)角度為θ的正弦和余弦函數，可以展開(kāi)成泰勒級數，取其前5項進(jìn)行近似得： 式中：x為θ的弧度值，x=2πf／fs(fs是采樣頻率；f是所要發(fā)生的信號頻率)。 1．2 硬件設計 系統硬件主要由微機、DSP芯片、數／模轉換模塊組成。其中，DSP芯片采用的是TI公司性?xún)r(jià)比良好的TMS320VC5402。它有一組程序總線(xiàn)和三組數據總線(xiàn)、高度并行性的算術(shù)邏輯單元ALU、專(zhuān)用硬件邏輯片內存儲器、增強型HPI口和高達100 MHz的CPU頻率。它可以在一個(gè)周期里完成兩個(gè)讀和一個(gè)寫(xiě)操作，并且具有專(zhuān)門(mén)的硬件乘法器，廣泛采用流水線(xiàn)操作，提供特殊的DSP指令，可以用來(lái)快速地實(shí)現各種數字信號處理算法。D／A采用了一種雙極型8位、低功耗數／模轉換器DAC08，實(shí)現了高速同步數／模轉換。硬件結構框圖如圖1所示。 1．3 軟件設計 軟件設計是基于CCS開(kāi)發(fā)環(huán)境的。CCS是TI公司推出的為開(kāi)發(fā)TMS320系列DSP軟件的集成開(kāi)發(fā)環(huán)境，是目前使用最為廣泛的DSP開(kāi)發(fā)軟件之一。它提供了環(huán)境配置、源文件編譯、編譯連接、程序調試、跟蹤分析等環(huán)節，并把軟、硬件開(kāi)發(fā)工具集成在一起，使程序的編寫(xiě)、匯編、程序的軟硬件仿真和調試等開(kāi)發(fā)工作在統一的環(huán)境中進(jìn)行，從而加速軟件開(kāi)發(fā)進(jìn)程。本文采用了與硬件開(kāi)發(fā)板相結合的在線(xiàn)編程模式，通過(guò)CCS軟件平臺上應用C語(yǔ)言及C54X匯編語(yǔ)言來(lái)實(shí)現正弦信號發(fā)生裝置。 軟件設計的思想是：正弦波的波形可以看作由無(wú)數點(diǎn)組成，這些點(diǎn)與x軸的每一個(gè)角度值相對應，可以利用DSP處理器處理大量重復計算的優(yōu)勢來(lái)計算x軸每一點(diǎn)對應的y的值(在x軸取N個(gè)點(diǎn)進(jìn)行逼近)。整個(gè)系統軟件由主程序和基于泰勒展開(kāi)法的SIN子程序組成，相應的軟件流程圖如圖2和圖3所示。 程序中，N值為產(chǎn)生正弦信號一個(gè)周期的點(diǎn)數，產(chǎn)生的正弦信號頻率與N數值大小及D／A轉換頻率fDA有關(guān)，產(chǎn)生正弦波信號頻率f的計算公式為： f=fDA/N 因此，選擇每個(gè)正弦周期中的樣點(diǎn)數，改變每個(gè)采樣點(diǎn)之間的延遲，即通過(guò)調節N值產(chǎn)生不同頻率的波形，同時(shí)也可以利用軟件改變輸出的離散波形值乘以相應的縮放因子A，從而調節波形的幅度。將程序裝載到DSP目標芯片中，波形實(shí)現結果可以在CCS圖形顯示界面直觀(guān)地表示出來(lái)(見(jiàn)圖4)或者用示波器觀(guān)察輸出結果如圖5所示。 輸出結果顯示，在CCS圖形觀(guān)察窗口得到了頻率穩定，信號干擾小，波形失真度較小的正弦信號；利用示波器也可觀(guān)察到波形較好，穩定的正弦信號。 2 基于SOPC技術(shù)設計正弦信號發(fā)生器 盡管DSP處理器(如TI的TMS320系列)在過(guò)去很長(cháng)一段時(shí)間幾乎是DSP應用系統核心器件的惟一選擇。但由于其自身的局限性，例如不靈活的硬件結構，使得其很難滿(mǎn)足當今迅速發(fā)展的DSP應用市場(chǎng)�，F代大容量、高速度、內嵌有各種DSP模塊的FPGA和相應的SOPC技術(shù)出現，使得數字信號處理的實(shí)現更加容易。 2．1 DDFS原理 直接數字頻率合成(DDFS)電路由系統時(shí)鐘、相位累加器、頻率累加器、波形查找表、D／A轉換器和信號調理電路構成。DDFS的工作原理是在每個(gè)時(shí)鐘周期，用頻率累加器以輸入頻率字FW為步進(jìn)進(jìn)行自增累加，累加結果的高位送相位累加器，并與輸入的相位字PW進(jìn)行累加，相位累加的輸出作為波形查找表的地址，從查找表中讀出相應的數據送給D／A轉換器，最后經(jīng)過(guò)低通濾波器、后級放大等信號調理電路，以形成模擬量波形輸出。圖6給出系統結構框圖。 DDFS的頻率輸出公式： 式中：N為相位累加器的位寬；M為頻率字位寬；Fclk為系統時(shí)鐘信號。 DDFS通過(guò)數控振蕩器產(chǎn)生頻率、相位可控的正弦波。其優(yōu)點(diǎn)體現在無(wú)需相位反饋控制，頻率建立及頻率切換較快，可編程且全數字化，控制靈活方便，輸出相位連續。如果在相位累加器的位數N足夠大時(shí)，理論上可以獲得很高的分辨精度，應用DDFS還可以產(chǎn)生其他多種調制信號，因此具有極高的性?xún)r(jià)比。 2．2 硬件模塊設計與仿真 利用DSP BuiIder進(jìn)行DSP模塊設計是SOPC技術(shù)的一個(gè)組成部分。關(guān)鍵設計過(guò)程在Matlab的圖形仿真環(huán)境Simulink中進(jìn)行，用圖形方式調用DSP Builder和其他Simulink庫中，圖形模塊，構成系統級設計模塊，如圖7所示。 模塊化設計的主要優(yōu)點(diǎn)在于只要改變模塊中的狀態(tài)字就可以輕松地控制正弦波的頻率和相位，不用到程序里修改了，也不需要理解復雜難于掌握的硬件描述語(yǔ)言，真正做到模塊化并充分節省設計時(shí)間和設計周期。 電路模型設計完成后，可以利用Simulink環(huán)境的強大的圖形化仿真驗證功能，直接進(jìn)行算法級模型仿真驗證，結果如圖8所示。由于在Matlab的Simulink中，模型仿真屬于系統驗證性質(zhì)的仿真，并不是RTL級仿真，與目標器件和硬件系統沒(méi)有關(guān)系。因此采用Modelsim對設計電路進(jìn)行功能仿真。Modelsim是Mentor公司杰出的HDL仿真工具，以其強大的數字和模擬仿真功能而廣泛應用，且仿真結果直觀(guān)、易懂，如圖9所示。 由圖8和圖9輸出波形結果可以看出，采用SOPC方案設計的正弦信號發(fā)生器產(chǎn)生的正弦波波形清晰、穩定、相位變化比較連續，且輸出相位噪聲低。 2．3 系統硬件驗證 通過(guò)SignaICompiler把設計模型文件轉成相應的硬件描述語(yǔ)言VHDL設計文件。在QuartusⅡ集成環(huán)境中，對．vhd文件進(jìn)行編譯、時(shí)序仿真，對設計文件進(jìn)行仿真驗證，確定DE2開(kāi)發(fā)板中PIO所對應的輸入／輸出即引腳鎖定；對器件編程并最終下載到目標芯片DE2EP2C35F672C6上，以實(shí)現硬件測試；調用Signal-TapⅡ觀(guān)察硬件測試結果，經(jīng)D／A轉換由示波器觀(guān)察波形輸出，其結果與系統仿真結果相同，從而驗證了系統設計的合理性。 3 結 語(yǔ) 從工程應用的角度，提出了基于DSP及SOPC的結構化、模塊化設計方法，該方法可以推廣到其他電子設計領(lǐng)域，使系統電路設計更加簡(jiǎn)便直觀(guān)，且便于擴展，具有較高的實(shí)用性和可靠性。通過(guò)對比DSP和SOPC設計的優(yōu)缺點(diǎn)表明，與DSP設計相比，SOPC技術(shù)可以大大縮短系統的設計周期，節省設計費用，提高產(chǎn)品的性?xún)r(jià)比和競爭力，因此更具有良好的推廣和應用前景。 |
