|
引言 隨著(zhù)便攜式設備和無(wú)線(xiàn)通訊系統在現實(shí)生活中越來(lái)越廣泛的使用，可測性設計(DFT)的功耗問(wèn)題引起了VLSI設計者越來(lái)越多的關(guān)注。因為在測試模式下電路的功耗要遠遠高于正常模式，必將帶來(lái)如電池壽命、芯片封裝、可靠性等一系列問(wèn)題。隨著(zhù)集成電路的發(fā)展，內建自測試(BIST)因為具備了諸多優(yōu)越性能(如降低測試對自動(dòng)測試設備在性能和成本上的要求、可以進(jìn)行At—speed測試及有助于保IP核的知識產(chǎn)權等)，已成為解決SoC測試問(wèn)題的首選可測性設計手段。 在BIST中常用線(xiàn)性反饋移位寄存器(LFSR)作為測試模式生成器(TPG)。LFSR必須產(chǎn)生很長(cháng)的測試矢量集才能滿(mǎn)足故障覆蓋率的要求，但這些矢量消耗了大量的功率。 另外，在系統工作模式下，應用于給定電路的連續功能輸入矢量具有重要的相關(guān)性，而由LFSR產(chǎn)生的連續測試模式之間的相關(guān)性很低。因此，在自測試期間會(huì )增加電路中節點(diǎn)的翻轉活動(dòng)，導致功耗增大。 2 功耗分析和WSA模型 CMOS電路*耗的來(lái)源主要分為靜態(tài)功耗和動(dòng)態(tài)功耗兩種。漏電流或從電源供給中持續流出的其它電流導致靜態(tài)功耗。動(dòng)態(tài)功耗則是因為短路電流和負載電容的充放電，從而由電路正常工作時(shí)的功能跳變所引起的，它包括功能跳變、短路電流、競爭冒險等。對于CMOS工藝來(lái)說(shuō)，目前動(dòng)態(tài)功耗是電路功耗的主要來(lái)源。 對于節點(diǎn)i上每次開(kāi)關(guān)上的功耗為： 式中，Si是單周期內翻轉的次數，Fi是節點(diǎn)i的扇出，C0是最小輸出負載電容，VDD是電源電壓。 從式(1)看出，門(mén)級的功耗估計與Si和Fi的乘積和節點(diǎn)i的翻轉次數有關(guān)。節點(diǎn)的扇出由電路拓撲決定，而它的翻轉次數由邏輯模擬器來(lái)估計。這個(gè)乘積即稱(chēng)為節點(diǎn)i的權重翻轉活動(dòng)(Weighted Switching Activity，WSA)。在測試過(guò)程中WSA是節點(diǎn)i功耗Ei的唯一變量，所以WSA可作為該節點(diǎn)的功耗估計。對于一對連續的輸入矢量TPk=(Vk-1，Vk)，電路總的WSA為： 式中i是電路中所有節點(diǎn)的個(gè)數，S(i，k)是由TPk所激勵節點(diǎn)i的翻轉次數。 根據式(2)，考慮長(cháng)度為L(cháng)的測試矢量TS作為電路的輸入矢量，電路總的WSA為： 根據以上功率和能量消耗的表達式，再給定一個(gè)電路設計為CMOS的工藝和供給電源，可得以下結論： (1)電路中節點(diǎn)i的跳變數成為唯一的影響能量、最大功耗和平均功耗的參數。 (2)測試中時(shí)鐘的頻率也影響著(zhù)平均功耗和最大功耗。 (3)測試長(cháng)度，即施加在待測電路(CUT)上的測試向量的數目一只影響總的能量的消耗。 3 LFSR優(yōu)化的低功耗方法 通過(guò)對測試過(guò)程的功耗分析可知，選擇BIST低功耗的方案時(shí)，一方面可以通過(guò)減少測試序列長(cháng)度來(lái)實(shí)現(但該方法往往以犧牲故障覆蓋率為代價(jià))，另一方面降低WSA值也可實(shí)現系統功耗的降低。 在BIST結構中，線(xiàn)性反饋移位寄存器(LFSR)由于結構的簡(jiǎn)單性、規則性、非常好的隨機測試矢量生成特性、用來(lái)壓縮測試響應時(shí)的混淆概率非常小等特點(diǎn)，在DFT的掃描環(huán)境中很容易集成，所以當從掃描DFT設計升級成BIST設計時(shí)，LFSR因其硬件開(kāi)銷(xiāo)很小而成為BIST中應用最廣的矢量生成結構。 基于LFSR優(yōu)化的BIST結構可分為test—per-一scan和test—per—clock兩類(lèi)結構。test—per—scan技術(shù)引起的面積開(kāi)銷(xiāo)較小，測試結構簡(jiǎn)單，易于擴展：而test—per—clock在一個(gè)周期內可實(shí)現矢量的生成和響應壓縮，能夠完成快速的測試。 3．1 基于掃描的test—per—scan方式 3．1．1 基本結構 test—per一scan內建自測試的目標是盡可能的降低硬件開(kāi)銷(xiāo)。這種結構在每個(gè)輸入輸出端口處使用LFSR與寄存器的組合來(lái)代替LFSR。圖l是test—per-scan內建自測試的基本電路結構。在內建自測試矢量下，LFSR生成測試矢量并且通過(guò)掃描移位寄存器(shift register)將測試矢量移位到待測電路(CUT)的輸入端，同時(shí)響應被移入LFSR并壓縮。 3．1．2 原理 全掃描或部分掃描設計中由于移位會(huì )產(chǎn)生比較大的功耗�；趻呙璧膖est一per-scan低功耗設計方法需要修改標準的掃描設計，降低狀態(tài)轉換活動(dòng)率。沒(méi)計修改包括在移位期間用于屏蔽掃描路徑活動(dòng)的一些門(mén)控邏輯，以及對用于抑制隨機模式的附加邏輯進(jìn)行綜合等。 3．1. 3 部分掃描算法 根據以上掃描設計原理，在消除測試序列中的冗余模式之后，采用圖2所示的部分掃描算法對待測電路進(jìn)行部分掃描設計。其步驟如下： ①首先刪除所有自反饋時(shí)序邏輯對應的頂點(diǎn)。 ②在數據流圖中查找所有的強連通單元(Strongly Connected Components，簡(jiǎn)稱(chēng)SCC)。 ③依次刪除SCC所有頂點(diǎn)中最大的頂點(diǎn)。 參考文獻采用上述算法對ISCA89基準電路掃描BIST測試，并采用ATPG工具和仿真工具VCS故障模擬和功能模擬，表1列出測試覆蓋率、平均功耗和峰值功耗數據。 由表l數據可見(jiàn)，部分掃描對待測電路測試覆蓋率影響非常小(3．2 基于時(shí)鐘的test—per-clock方式 3．2．1 基本結構 一個(gè)test-per-clock內建自測試基本結構如圖3所示。每一個(gè)測試時(shí)鐘L2SR生成一個(gè)測試矢量。多輸人特征寄存器(Multiple-一Input Signature Register，簡(jiǎn)稱(chēng)MISR)壓縮一個(gè)響應矢量。 3．2．2 原理 在掃描測試中，主要功耗包括邏輯功耗、掃描功耗和時(shí)鐘功耗。前面給出的方法主要集中在降低邏輯功耗或掃描功耗，但沒(méi)有降低時(shí)鐘功耗�；跁r(shí)鐘的低功耗test—per—clock方式可以同時(shí)降低這3種功耗。該方法采用低功耗的test—per-一clock BIST結構。對LFSR進(jìn)行修改后，用作TPG以生成低功耗的測試矢量。使用這種經(jīng)過(guò)修改的時(shí)鐘方案會(huì )降低被測電路、TPG和饋給TPG的時(shí)鐘樹(shù)的跳變密度。通過(guò)降低被測電路、TPG和時(shí)鐘樹(shù)的狀態(tài)轉換活動(dòng)率來(lái)降低BIST期間的功耗。 由于來(lái)源于標準掃描結構的測試模式可直接用于低功耗掃描結構，這種方法與采用傳統掃描結構所達到的故障覆蓋率和IC測試時(shí)間基本一致。與傳統掃描結構相比，面積開(kāi)銷(xiāo)很小，在電路性能方面也沒(méi)有損失。 3．2．3 低功耗測試矢量生成 對于test—per—clock結構來(lái)說(shuō)，減少測試功耗主要通過(guò)優(yōu)化測試矢量來(lái)實(shí)現，而測試矢量生成技術(shù)是指產(chǎn)生確定性測試矢量的技術(shù)。 測試矢量生成方式在生成測試模式時(shí)，除了要達到傳統的ATPG目的，還需考慮降低測試期間的功耗�；贏(yíng)TPG的方法又分為2種：①集成的ATPG優(yōu)化方法，該方法的測試模式在測試生成期間進(jìn)行低功耗優(yōu)化；②A(yíng)TPG之后的優(yōu)化方法，該方法的測試模式首先由傳統的ATPG生成，然后再進(jìn)行功耗優(yōu)化。 (1)與模擬退火算法相結合測試矢量生成的步驟是：首先根據模擬退火算法將測試模式分組成若干個(gè)有效測試矢量組與無(wú)效測試矢量組兩部分；然后根據算法原理，生成控制LFSR運行的控制碼；在這些控制碼的作用下，LFSR就跳過(guò)大量的無(wú)效測試矢量，生成由有效測試矢量構成的精簡(jiǎn)的測試矢量序列。其基本流程如圖4所示。 (2)與進(jìn)化算法相結合依據測試矢量生成技術(shù)原理，采用基于遺傳算法的測試模式生成器，用于計算冗余的測試模式。在冗余測試模式中，一個(gè)故障由幾個(gè)不同的序列覆蓋。然后使用一個(gè)優(yōu)化算法，從前面已計算過(guò)的測試序列組合中選擇一個(gè)最佳子集，使其峰值功率最小，而不影響故障覆蓋率。參考文獻采用ISCAS’85Bench—mark中的組合電路作為實(shí)驗電路，在保持故障覆蓋率不變的情況下，對待測電路的測試功耗a與使用模擬退火算法的BIST結構的測試功耗b相比較，得到的結果如表2所示。 由表2可知，滿(mǎn)足相同故障覆蓋率時(shí)，采用模擬退火算法分組測試矢量后，WSA大幅降低，總的WSA改善率在73．44％"94．96％之間。由于減少測試矢量，測試時(shí)間也大為縮短。 4 結語(yǔ) 采用線(xiàn)性反饋移位寄存器生成測試矢量的BIST結構可分為test—per—scan和test—per—clock兩大類(lèi)，相應的實(shí)現低功耗BIST測試方法也分別針對test一per—scan和test—per一clock結構。對tesl—per-scan結構模式，減少測試功耗主要通過(guò)優(yōu)化掃描鏈來(lái)實(shí)現；對于test—per-clock結構模式，減少測試功耗主要通過(guò)優(yōu)化測試矢量來(lái)實(shí)現。test—per—scan技術(shù)引起的面積開(kāi)銷(xiāo)較小，測試結構簡(jiǎn)單，易于擴展；而test—per—clock在一個(gè)周期內可實(shí)現矢量的生成和響應壓縮，能夠完成快速的測試。當然，隨著(zhù)測試功耗研究的深入，將會(huì )有更好的方法使功耗、故障覆蓋率、系統性能等問(wèn)題達到最優(yōu)。 |
