|
0 引 言 隨著(zhù)聲表面波(Surface Acoustic Wave，SAW)技術(shù)的發(fā)展，SAW傳感器已經(jīng)成為重要的一個(gè)分支。聲表面波傳感器以其體積小，重量輕，功耗低，以及靈敏度高，抗干擾強，精度高，重復性和一致性良好的特點(diǎn)，可以實(shí)現無(wú)線(xiàn)傳感，便于大批量生產(chǎn)，成本低，目前已經(jīng)成為了各種高性能傳感器的首選。 常用的SAW氣體傳感器由SAW器件、敏感薄膜和信號處理電路組成。在實(shí)際使用中，為了使聲表面波傳感器使用更加方便，需要最終設計制造出一塊集環(huán)境感應、數據讀出和數據處理為一體的專(zhuān)用電路，因此該電路最終將是一塊大規模的混合信號處理電路，是整個(gè)傳感器電路的一個(gè)重要模塊，需要仔細設計和優(yōu)化。對于聲表面波氣體傳感器的處理電路設計，文獻[2，3]分別報道了采用相關(guān)高頻震蕩電路實(shí)現傳感器信號處理的方法。文獻[2]中采用了改進(jìn)的皮爾斯振蕩器和 DDS檢測法對其信號進(jìn)行處理。2005年，Shen Yutang等人提出了一種新的聲表面波傳感器電路設計方案，采用了模擬與數字結合的方法，利用雙通道結構取得了較好的結果。 本文通對SAW傳感器原理的分析和研究，結合設計SAW氣體傳感器的要求，設計了一個(gè)該傳感器后端的信號處理電路，著(zhù)重分析了其后端頻率檢測電路的原理，并對其可能產(chǎn)生的誤差進(jìn)行了分析，提出了電路設計方案和具體結構，并利用FPGA技術(shù)對該電路做出了具體的實(shí)現。 1 SAW氣體傳感器原理 聲表面波是一種在固體表面傳播的彈性波。由于這種波是在固體的表面進(jìn)行換能和傳播的，所以信息的注入、提取和處理都相對比較方便。根據文獻[5]可知，外界環(huán)境對SAW器件波速的影響可以用式(1)表示： 2 電路設計 設計SAW傳感器信號處理電路的最終目標是制造一塊集高頻振蕩、混頻、濾波和頻率計數為一體的專(zhuān)用集成電路，顯然該電路是一個(gè)混合信號的處理芯片。為了較容易地完成整個(gè)系統的設計，按功能將圖1電路分為振蕩、混頻、濾波、波形變換和頻率檢測五個(gè)部分。在具體電路設計中，采用諧振頻率為433．92 MHz的SAW器件。首先利用正反饋原理，并采用電容反饋式結構設計SAW振蕩器，將外界環(huán)境變化轉換為正弦頻率信號后，再選用Motorola公司的 MC1496混頻器將正弦信號混頻并濾波，得到的信號經(jīng)過(guò)波形變換后，成為一個(gè)頻率范圍在2 MHz左右的方波信號。于是，接下來(lái)的重點(diǎn)將是設計一個(gè)可以精確測量方波信號的頻率檢測電路。 2．1 頻率檢測原理及誤差分析 為了能夠精確地檢測出輸出信號的頻率，采用基于FPGA的數字式頻率計的方法。常用的數字式頻率檢測方法有直接測頻法、周期測頻法、多周期測頻法等。通過(guò)對這幾種方法的研究和比較，選用直接測頻法對輸出信號進(jìn)行檢測。 直接測頻法就是在一定的時(shí)間間隔T內，也就是所謂的閘門(mén)時(shí)間內測得輸入周期信號重復變換的次數N，于是根據頻率與周期的關(guān)系，被測信號的頻率可以表示為： 直接測頻法會(huì )產(chǎn)生測量誤差，該誤差可以表示如下： 通過(guò)對上述原理的分析，給出頻率計的整體設計方案如圖3所示。該頻率檢測電路劃分為6個(gè)子模塊電路。通過(guò)各個(gè)分塊設計，可以利用FPGA的優(yōu)勢與可編程性，自頂向下，分塊地實(shí)現各模塊的功能。 各單元電路的功能分別是： 放大整形電路 把被測信號轉變成脈沖信號。 閘門(mén)選擇電路 產(chǎn)生不同的閘門(mén)開(kāi)通時(shí)間丁。 分頻器電路提供時(shí)基信號，作為時(shí)間基準。 門(mén)控電路產(chǎn)生閘門(mén)開(kāi)通、計數器清零和鎖存器的鎖存信號。 計數器將信號頻率以十進(jìn)制數的形式記錄。 鎖存器將十進(jìn)制計數器計得的數鎖存下來(lái)。 在設計中，通過(guò)兩位量程選擇開(kāi)關(guān)的控制，對時(shí)鐘信號進(jìn)行分頻，可以得到1 s，100 ms，10 ms和1 ms四個(gè)不同的閘門(mén)開(kāi)通時(shí)間。同時(shí)，計數部分采用六位十進(jìn)制計數，于是可以得到0．1～100 MHz四個(gè)頻率檢測量程。 2．3 仿真及其測試 利用VHDL語(yǔ)言對電路的各個(gè)子模塊編寫(xiě)相應的代碼，并用EDA軟件QuartusⅡ對源程序進(jìn)行了編譯、優(yōu)化、邏輯綜合，自動(dòng)地將VHDL語(yǔ)言轉換成門(mén)級電路，進(jìn)而完成了對電路的分析、驗證、自動(dòng)布局布線(xiàn)、時(shí)序仿真、管腳鎖定等各種工作。最終所設計的頂層電路如圖4所示。該電路結構中，clk為系統的時(shí)鐘信號；Fx為輸入的檢測信號；s1，s2為整個(gè)電路的量程選擇控制輸入端。通過(guò)s1， s2可以控制頻率檢測電路檢測范圍。 最后，采用了Altera DE2開(kāi)發(fā)板，將設計的電路下載到硬件電路中，從而完成了對整個(gè)頻率檢測電路的設計工作，并利用函數發(fā)生器對電路進(jìn)行了驗證。在2 MHz左右的測試結果如表1所示。 3 結 語(yǔ) 本文設計了一種SAW傳感器中的信號處理電路，對該電路中的頻率檢測部分，利用了FPGA技術(shù)，使頻率檢測的范圍和精度滿(mǎn)足了傳感器的要求。通過(guò)對所設計電路的計算機仿真和實(shí)驗，驗證了設計的信號處理電路的可行性。 |
