時(shí)鐘分配芯片在調整并行數據采集中的作用

發(fā)布時(shí)間:2010-8-18 16:35    發(fā)布者:lavida
關(guān)鍵詞: 時(shí)鐘分配 , 數據采集
1 經(jīng)典采樣理論  

模擬世界與數字世界相互轉換的理論基礎是抽樣定理。抽樣定理告訴我們,如果是帶限的連續信號,且樣本取得足夠密(采樣率ωs≥2ωM),那么該信號就能唯一地由其樣本值來(lái)表征,且能從這些樣本值完全恢復出原信號。連續時(shí)間沖激串抽樣如圖1所示,其時(shí)域波形和相應的頻譜如圖2所示。  




  
根據采樣定理,如果樣本點(diǎn)取得不足(ωs


  
2 多片ADC采樣方式  

單片ADC采樣是最常見(jiàn)的。調理過(guò)的信號通過(guò)單片ADC芯片轉換成數字信號,供給后續電路進(jìn)行數字處理。這種采樣方式對于一般應用的場(chǎng)合是可以滿(mǎn)足要求的,而且器件連接簡(jiǎn)單,成本低。而在高速采樣的場(chǎng)合,只有提高單片ADC芯片的采樣率才能滿(mǎn)足要求。然而,通常高速ADC芯片都是很昂貴的;而且由于設計制造工藝,以及存儲器讀寫(xiě)速度的限制,不可能無(wú)限制地提高單片ADC的采樣率。這就嚴重限制了單片ADC在高速采樣系統中的應用。本文采用多片ADC并行采樣的方式來(lái)提高系統的實(shí)時(shí)采樣率。  

多片ADC芯片并行采樣的方式可以彌補單片ADC芯片采樣率低的不足。通過(guò)對ADC芯片時(shí)鐘的精確控制,可使采樣系統在單位時(shí)間內獲得更多的樣本信息。理論上,如果單片ADC芯片的采樣速率是f,那么通過(guò)M片ADC芯片的并行采樣,可以實(shí)現M·f的采樣率。多片ADC并行采樣的結構框圖如圖4所示。  


  
3 系統實(shí)現及時(shí)鐘芯片配置  

如上所述,利用M片ADC芯片理論上可以把采樣率提高到單片ADC的M倍。那么利用4片采樣率為250 Msps的ADC芯片AD9481,可以把采樣率提高到1 Msps水平。其中時(shí)鐘芯片的配置是設計的重要環(huán)節。  

AD9510是有美國模擬半導體公司推出的一款精確時(shí)鐘分配芯片。它具有2路1.6 GHz的差分時(shí)鐘輸入、8路時(shí)鐘輸出以及片上PLL核。其中,包括4路獨立的1.2 GHz LVPECL時(shí)鐘輸出。另外4路獨立的時(shí)鐘輸出可設置成LVDS或CMOS:設置成LVDS輸出時(shí),頻率可以達到800 MHz;設置成CMOS輸出時(shí),頻率可以達到250 MHz。同時(shí),該款芯片還能通過(guò)SPI串行編程來(lái)控制輸出時(shí)鐘間的相位延遲,且抖動(dòng)和相位噪聲極低。  


  
AD9510時(shí)鐘芯片的配置如圖5所示。其中,1、2引腳為PLL時(shí)鐘參考輸人。16腳內部接30 kΩ的下拉電阻,可以通過(guò)編程實(shí)現復位、同步和下拉。如果該腳懸空,默認作復位用,所以通常接1 kΩ電阻接地。18~21腳為與MCU的串行通信口。通過(guò)串行方式,可以對芯片進(jìn)行設置。其中,通過(guò)49H到57H中奇數寄存器的配置,可以實(shí)現對每個(gè)通道相位的控制。每個(gè)分頻通道有4位的相位偏移控制和1位起始控制。在同步脈沖來(lái)臨后,相位延時(shí)字決定分頻輸出等待多少個(gè)輸入時(shí)鐘周期。相位延時(shí)的起始位決定輸出是從低電平開(kāi)始,還是從高電平開(kāi)始。這樣,通過(guò)對不同輸出通道參數的控制,可以很容易實(shí)現通道間相位的90°偏移。4通道各90°相位偏移如圖6所示。  


  
將每個(gè)通道的輸出設置為4分頻和50%占空比。把通道1設置為低電平起始,0輸入時(shí)鐘延時(shí);把輸出通道2設置為低電平起始,1個(gè)輸入時(shí)鐘延時(shí);把輸出通道3設置為低電平起始,2個(gè)輸入時(shí)鐘延時(shí);把輸出通道4設置為低電平起始,3個(gè)輸入時(shí)鐘延時(shí)。這樣就實(shí)現了圖6中相位相差90°的4通道輸出。通過(guò)時(shí)鐘芯片配置產(chǎn)生相差90°的采樣時(shí)鐘提供給4片采樣芯片AD9481,可以使總的采樣率達到1 Gsps的水平。  

結 語(yǔ)  

本文通過(guò)對時(shí)鐘分配芯片AD9510的正確配置,采用ADC芯片AD9481實(shí)現了4個(gè)通道90°相位偏移的高速時(shí)鐘輸出,從而大大提高了系統采集速度。  

需要注意的是,多片ADC并行采樣的方式勢必引入通道適配誤差,在后續的處理上必須引起足夠的重視。
本文地址:http://selenalain.com/thread-22267-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页