|
隨著(zhù)計算機和半導體技術(shù)的發(fā)展，使LED大屏幕顯示系統成為集計算機控制、視頻、光電子、微電子、通信、數字圖像處理技術(shù)為一體的顯示設備。隨著(zhù)大屏幕顯示技術(shù)的發(fā)展進(jìn)步，需要處理的數據大量增加，系統的頻率更高、規模更大，對顯示控制系統的要求也不斷提高。目前LED顯示器常采用8位／16位的微處理器，由于其運行速度、尋址能力和功耗等問(wèn)題，已難滿(mǎn)足顯示區域較大、顯示內容切換頻繁的相對復雜的應用場(chǎng)合。存在系統體積較大、調試困難、不易修改、系統不穩定等諸多問(wèn)題。ARM具有體積小、功耗低、數據處理能力強等特性。在無(wú)計算機支持的獨立顯示系統中，采用嵌入式系統來(lái)解決信息顯示的諸多要求是一個(gè)理想的方案。因此本設計以L(fǎng)PC2210微處理器為控制電路核心，解決了系統的運行速度、尋址能力和功耗等問(wèn)題，從而支持更大可視區域的穩定顯示、存儲更多的顯示內容。 1 系統硬件組成及原理 本系統選用Philips公司生產(chǎn)的LPC2210微處理器，以功耗小、成本低的ARM7TDM I為內核系統的硬件構成。該系統主要由顯示控制電路和LED顯示屏部分構成，如圖1所示。 以ARM7(LPC2210)微處理器為為核心的控制電路主要完成數據轉換信號控制工作。LED顯示屏的掃描驅動(dòng)電路主要采用74HCl38和74HC595等來(lái)完成行掃描并以控制時(shí)序的方式來(lái)完成列控制。顯示屏以L(fǎng)ED為像素，由LED點(diǎn)陣顯示單元拼接而成，本設計的顯示屏為16行×64列的點(diǎn)陣結構。 在設計中，采用LPC2210P0口的16個(gè)引腳作為顯示控制電路的接口，并分別對應屏的使能端EN、行選中信號端(A，B，C，D)、行點(diǎn)亮數據信號端(GD1，GD2，RD1，RD2)和2路時(shí)序信號LAT，CLK等。 2 系統軟件設計 由于本LED顯示屏的顯示控制電路，主要采用74HCl38和74HC595完成行掃描，以控制時(shí)序的方式完成列控制，且這些時(shí)序是由軟件部分完成的，因此在軟件系統的設計中，首要考慮時(shí)序邏輯的合理設計與實(shí)現。在本LED顯示屏中，需要2路時(shí)序分別是完成數據緩存的緩存時(shí)序CLK及將緩存數據點(diǎn)亮的點(diǎn)屏時(shí)序：LAT。CLK出現上升沿后，將數據依次存入屏的緩存，LAT出現上升沿后，屏將緩存內容送到屏的某一行。除此之外還要考慮行掃描過(guò)程中行的選擇以及顯示模塊、通信模塊、清屏模塊等，子模塊的編寫(xiě)與各子模塊間的協(xié)調使用等問(wèn)題。 需要指出的是為了提高LED顯示屏的可擴展性，就勢必使系統提高了對頻率的要求，為此本設計在系統軟件的設計過(guò)程中，利用LPC2210微處理器自帶的鎖相環(huán)(PLL)，對系統進(jìn)行了倍頻設計，以提高系統的可擴展性。系統軟件架構設計，如圖2所示。 2．1 PLL模塊 LPC2210的PLI接收的輸入時(shí)鐘頻率范圍是10～25 MHz，選用11．059 2 MHz作為系統的外部晶振頻率，首先需要配置PLL，計算公式如式(1)所示。 其中，Fosc為晶振頻率，Fcco為PLL電流控制振蕩器的頻率，cclk為PLL的輸出頻率即處理器的時(shí)鐘頻率，M與P分別為PLL的倍增器值與分頻器值。 CCO頻率可由式(2)得到。 PLL模塊部分源代碼如下： 2．2 其它主要模塊 主要完成行掃描及其該行每一個(gè)點(diǎn)的掃描模塊 3 系統驗證 使用ADSl．2進(jìn)行在線(xiàn)仿真驗證，通過(guò)對硬件的設計和對軟件代碼的編碼與調試，實(shí)現了點(diǎn)陣LED屏以雙色、多樣化的方式顯示各種信息的功能，同時(shí)可通過(guò)簡(jiǎn)單的級聯(lián)來(lái)擴展顯示屏。并分別在不調用與調用PLL模塊的兩種情下進(jìn)行比較分析，得到了比較明顯的現象，即在調用PLL模塊的情況下系統顯示更加穩定更加適合點(diǎn)陣LED屏的擴展。 4 結束語(yǔ) 本設計采用32位ARM嵌入式微處理器LPc2210，采用可擴展、模塊化設計，以L(fǎng)ED屏的顯示電路和ARM微處理器控制電路為核心，實(shí)現點(diǎn)陣LED屏以雙色、多樣化的方式顯示各種信息的功能，同時(shí)可通過(guò)簡(jiǎn)單的級聯(lián)來(lái)擴展顯示屏，解決了系統的運行速度、尋址能力和功耗等問(wèn)題。（電子科技 作者：吳香花，張友鵬，張保倉 蘭州交通大學(xué)） |
