|
數據采集是工業(yè)測量和控制系統中的重要部分。它是測控現場(chǎng)的模擬信號源與上位機之間的接口，其任務(wù)是采集現場(chǎng)連續變化的被測信號。系統應將所采集的模擬數據信號盡可能真實(shí)、不失真地顯示給控制人員。 隨著(zhù)計算機技術(shù)和EDA技術(shù)的發(fā)展，由于復雜可編程邏輯器件(CPLD)具有高集成度、小體積、低成本、低功耗以及高穩定性等諸多優(yōu)點(diǎn)而廣泛使用到諸如傳統工業(yè)控制等各個(gè)領(lǐng)域�；贗SA的接口電路，其布線(xiàn)要求遠沒(méi)有PCI或USB接口板高。由于它能夠提供16位I／O操作，對I／O的直接讀寫(xiě)可以完全不考慮復雜的驅動(dòng)程序和應用程序，因而在ISA總線(xiàn)上開(kāi)發(fā)接口電路目前仍是首先考慮的方法。因此，這里提出一種基于CPLD和ISA總線(xiàn)的數據采集系統設計。 1 系統硬件設計 數據采集系統的硬件電路主要包括：CPLD邏輯控制電路、8254定時(shí)器電路、A／D轉換電路。該系統硬件設計框圖如圖1所示。 1．1 CPLD邏輯控制電路 該系統使用XC9572作為主控器件。XC9572是一款高性能可編程邏輯器件，內含4個(gè)36 v 18功能模塊，具有l 600個(gè)可用系統門(mén)。ISA總線(xiàn)上的地址、控制指令和數據被送進(jìn)CPLD，經(jīng)處理后送到相應電路中。由A／D轉換電路得到的數據也返回到CPLD進(jìn)行處理，并經(jīng)ISA總線(xiàn)送至計算機中。 圖2為數據采集系統的邏輯控制電路，Ul是數據緩沖器74HC245，由lSA總線(xiàn)的讀／寫(xiě)信號(IOR／IOW)和板卡選擇信號(BSEL)決定數據的流向。比較器74LS688和XFl組成板卡選擇信號發(fā)生電路。通過(guò)在XFl上的跳線(xiàn)可確定采集系統板的基地址。該系統基地址設置為280H。 ISA總線(xiàn)上的讀寫(xiě)信號，經(jīng)緩沖器的數據信號(LADO～LAD7)，地址信號(A0～A3)均與XC29572相連，CPLD發(fā)送A／D轉換器的片選信號(ADCS)、A／D時(shí)鐘信號(ADCLK)以及通道選擇信號(CHA0～CHA2)。 1．2 8254可編程定時(shí)器電路 8254可編程定時(shí)器內部具有3個(gè)獨立的16位減法計數器，它可由程序設置成多種工作方式，有6種可選工作方式。計數器按照設置各工作方式寄存器中控制字工作，按十進(jìn)制計數或二進(jìn)制計數，最高計數速率可達10 MHz。 該數據采集系統需要由8254提供AD轉換電路的時(shí)鐘信號和片選信號，通過(guò)改變8254的控制字改變數據采集系統的轉換頻率。8254定時(shí)器的輸入時(shí)鐘由外部晶振提供。定時(shí)器和定時(shí)器的輸出信號直接送入可編程邏輯器件XC9572，經(jīng)處理后提A／D轉換電路使用。上位機寫(xiě)入的控制字經(jīng)ISA總線(xiàn)送至8254，同時(shí)XC9572給8254提供必要的控制信號，如：8254讀／寫(xiě)信號、片選信號、地址信號等。 假設系統的外部時(shí)鐘為2 MHz，如果需要8254的定時(shí)器0輸出一個(gè)頻率為l MHz，占空比為50％的時(shí)鐘，則8254的定時(shí)器控制字可設置為：D7～D0=00110110,其中，D7D6=00，表示選擇定時(shí)器；D5D4=11，表示先讀／寫(xiě)低8位，后讀／寫(xiě)高8位數據；D3D2Dl=011，表示工作方式3，方波發(fā)生器；D0=0，表示二進(jìn)制計數。 1．3 A／D轉換電路 A／D轉換電路完成數據采集和轉換，主要包括MD轉換和模擬信號采樣兩部分電路。 8通道模擬采樣開(kāi)關(guān)ADG508用于采樣模擬信號。由CPLD送來(lái)的通道選擇信號(CH0～CH2)用于選擇輸入的通道號。被選通的通道采樣得到的模擬信號送給ADS7816的IN+端，進(jìn)行AD轉換，如圖3所示。 A／D轉換電路采用TI公司的ADS7816，該器件是12位串行A／D轉換器，采樣頻率高達200 kHz，轉換所需時(shí)間短，轉換精度高，輸出形式為位串行，因此在對ADS7816進(jìn)行讀數據操作時(shí)需注意數據轉換過(guò)程中的時(shí)序。 圖4是ADS7816的數據轉換時(shí)序。當ADS7816的片選端下降沿到來(lái)時(shí)，開(kāi)始啟動(dòng)一次A／D轉換，保持轉換時(shí)鐘輸入和片選信號低電平，最初的1．5～2個(gè)時(shí)鐘時(shí)間里，完成模擬信號的采樣，這段時(shí)間ADS7816的輸出呈高阻狀態(tài)(HI-Z)。緊接著(zhù)的1個(gè)時(shí)鐘周期里，DOUT輸出1個(gè)空位(NULL BIT)。隨后，ADS7816在12個(gè)連續的時(shí)鐘周期內把12位的A／D轉換結果輸出，其中先輸出最高位(MSB)，最后輸出最低位(LSB)。如果12位數據送出后仍有轉換時(shí)鐘且ADS7816的片選仍保持低電平，那么轉換器會(huì )從最低位起逐位重復輸出之前轉換的結果。當下一個(gè)片選信號的下降沿到來(lái)時(shí)，A／D轉換器開(kāi)始啟動(dòng)下一次A／D轉換。 2 系統軟件設計 系統軟件設計包括基于VHDL的邏輯控制程序設計和基于C語(yǔ)言的上位機采集測試程序設計。 2．1 VHDL程序設計 系統設計硬件中，可編程邏輯器件完成的內容有：接收上位機的地址和數據，為模擬開(kāi)關(guān)提供通道選擇信號，為A／D轉換電路提供時(shí)鐘信號和片選信號，接收ADS7816轉換的數據，向上位機傳送轉換結果。 從圖4中可得到ADS7816在片選信號下降沿到來(lái)后的14．5～15個(gè)時(shí)鐘周期里，完成一次轉換并逐位輸出12位轉換結果。為了能夠得到完整的正確的A／D轉換結果，采用計數方式設置標志位FLG。在A(yíng)DS7816的片選信號為低電平的前15個(gè)時(shí)鐘周期中，即“計數器計數值≤14”時(shí)，FLG=l，表示A／D轉換正在進(jìn)行；當“計數器的計數值>14”，則FLG=0，表示A／D轉換結束。當FLG=0時(shí)，程序可讀取一次正確的A／D轉換數據。 因為ADS7816的數據轉換結果是串行輸入到CPLD中，需在CPLD中將得到的數據進(jìn)行串并轉換后再通過(guò)ISA總線(xiàn)的8位數據線(xiàn)分2次送出。 系統進(jìn)行數據轉換前需先選擇輸入通道，確定采集哪一路信號。上位機輸入的通道號經(jīng)CPLD送至8路模擬采樣開(kāi)關(guān)。 2．2 數據采集測試程序設計 上位機的數據采集測試程序采用C語(yǔ)言設計。因為系統采用ISA接口，所以功能測試無(wú)需編寫(xiě)復雜的應用程序，只需在Win98操作系統里編寫(xiě)C語(yǔ)言的測試程序即可實(shí)現系統的數據采集功能。上位機的數據采集測試程序主要完成：采集系統的硬件初始化、通道選擇、數據采集、數據處理和數據輸出。其程序設計流程如圖5所示。 3 仿真和實(shí)驗結果 圖6所示為寫(xiě)入XC9572的VHDL程序的仿真波形，主要是CPLD控制A／D轉換的功能仿真。從仿真波形圖中可以看出，當地址A為7時(shí)，寫(xiě)入通道號3，得到的輸入通道選通信號為3，實(shí)現通過(guò)上位機選擇輸入通道功能。當ADCS的下降沿到來(lái)后開(kāi)始啟動(dòng)A／D轉換；ADCS下降沿起的第3個(gè)時(shí)鐘對應的ADDATA為系統轉換的第1個(gè)數據，直到這次轉換完畢。由給定的ADDATA數據得知，串行輸入的數據是767H(011l O110 0111B)。仿真結果中，地址為4時(shí)，數據的低8位結果為67H；地址為5時(shí)，數據的高8位結果為07H，仿真結果完全正確。 在Windows98下，使用基于C語(yǔ)言的數據采集測試程序，可得到如表l所示的測試數據。從所列數據看出，該數據采集系統采集數據正確，且精度高。 4 結論 基于CPLD的數據采集系統具有硬件線(xiàn)路簡(jiǎn)單、精度高、采集速度快的特點(diǎn)。ISA總線(xiàn)和CPLD結合的數據采集系統有其獨特的優(yōu)勢。該數據采集系統可循環(huán)采樣多路(8路)模擬信號采樣。實(shí)際測試結果表明該設計方案可行，且具有很高的實(shí)用價(jià)值。 |
