|
傳統產(chǎn)品級信號源往往只能產(chǎn)生單一信號，滿(mǎn)足不了科研和實(shí)際檢測的需要。尤其在復雜的航天環(huán)境實(shí)驗中，需要信號源能產(chǎn)生不同種類(lèi)和參數可調的信號，作為系統自檢時(shí)的信號輸入，以此檢測目標設備的工作狀態(tài)和各項性能指標,為目標設備正常工作提供依據。 現場(chǎng)可編程邏輯陣列器件（FPGA）具有編程方便、高集成度、高可靠性等優(yōu)點(diǎn)。為了滿(mǎn)足科研和實(shí)際測試要求，本文設計了一種以FPGA、高速D/A為核心，能產(chǎn)生多路頻率可調信號的信號源系統。該系統中波形數據、控制命令字由上位機發(fā)出，通過(guò)FPGA控制在數據存儲器中存儲波形數據，并將波形數據讀出送入DAC進(jìn)行數模轉換后得到相應的模擬信號波形及開(kāi)關(guān)量的控制。利用上述方法設計的信號源，信號產(chǎn)生靈活、功能擴展方便、信號參數可調，實(shí)現了硬件電路的軟件化設計，具有特殊的現實(shí)意義和廣泛的應用前景。 1 系統設計 本信號源系統主要由數據輸出（上位機軟件）、USB數據傳輸接口、數據緩沖與存儲（FIFO和SRAM）、控制部分(FPGA) 、數據的轉換及調理（DAC、跟隨器）及開(kāi)關(guān)量的輸出等6個(gè)模塊組成。 系統總體設計框圖如圖1所示，其具體工作流程為：PC機發(fā)送數據至USB單片機端點(diǎn)FIFO，當數據大小達到512 B時(shí)，數據自動(dòng)打包后送入外部緩沖FIFO。FIFO是一種先進(jìn)先出的數據緩存器，它與普通存儲器的區別在于沒(méi)有外部讀寫(xiě)地址線(xiàn)，靠空/滿(mǎn)標志的產(chǎn)生來(lái)控制數據的寫(xiě)入與讀出。在FPGA控制模塊中，當FPGA接收到FIFO半滿(mǎn)信號后，由FPGA控制將波形，數據存于SRAM中。然后FPGA控制波形數據從SRAM中取出后送D/A進(jìn)行轉換，經(jīng)數模轉換和調理電路后即得所需波形，或直接由FPGA將數據發(fā)送到繼電器來(lái)控制外部供電系統的開(kāi)斷。 2 模塊設計 2.1 USB傳輸部分 USB 接口即“通用串行總線(xiàn)接口”，是應用于計算機領(lǐng)域的新型接口之一，它使得外圍設備與計算機的連接更加高效、便利。USB 接口不僅具有傳輸速率快、即插即用、支持熱插拔等特點(diǎn)，而且易于擴展，可以有效地解決計算機外圍接口不足的問(wèn)題。隨著(zhù)在工程實(shí)際中對數據傳輸的速率要求越來(lái)越高，傳統的串口、并口傳輸已經(jīng)不能滿(mǎn)足數據傳輸速率的要求，而USB2.0 接口最高可達480 Mb/s 的高速傳輸速率，使得計算機和外圍設備之間的高速數據傳輸成為可能。同時(shí)，USB 接口設備的普及也促使其成為數據高速傳輸中設備連接的首選接口。 本設計考慮了兩種USB2.0通信接口設計模式：(1) 基于USB 單片機的接口設計。例如以Cypress 公司開(kāi)發(fā)的CY7C68013 單片機為控制核心而設計的USB 通訊接口；(2)基于協(xié)議轉換芯片的接口設計，例如以FTDI 公司推出的FT245BM 協(xié)議接口芯片為控制核心的USB 通信接口。 (1)USB-單片機 CY7C68013單片機的GPIF接口有16位數據線(xiàn)、6個(gè)RDY信號和6個(gè)CTL信號。RDY信號用于對輸入的信號進(jìn)行判斷， CTL用于輸出對外部器件的控制命令，16位數據線(xiàn)用于單片機與外部器件進(jìn)行數據交換和傳輸。該芯片集成了51單片機內核、USB2.0收發(fā)器、串行接口引擎(SIE)、4 KB FIFO存儲器以及通用可編程接口等模塊，這些模塊保證了CY7C68013與DSP、ATA等外圍器件實(shí)現無(wú)縫、高速的數據傳輸。 (2)USB-FIFO FT245BM是由FTDI公司推出的USB協(xié)議芯片。FT245BM內含2個(gè)FIFO數據緩沖區。一個(gè)是128 B的接收緩沖區，另一個(gè)是384 B的發(fā)送緩沖區。它們用作USB數據與并行I/O口數據的交換緩沖區。FIFO是實(shí)現與外界(微控制器、FPGA或其他器件)數據互換的接口，它主要通過(guò)8根數據線(xiàn)DO～D7、讀寫(xiě)控制線(xiàn)RD和WR以及FIFO發(fā)送緩沖區空標志TXE和FIFO接收緩沖區非空標志RXF來(lái)完成數據的交互。FT245BM與FPGA之間的邏輯連接圖如圖2所示。 通過(guò)USB-單片機和USB-FIFO兩種傳輸方式的對比來(lái)看，FT245BM USB接口協(xié)議芯片具有設計簡(jiǎn)單、使用簡(jiǎn)便的特點(diǎn)。但是，由于受其芯片內部FIFO空間所限，導致傳輸速率有限，最高只能達到1 MB/s左右；同時(shí)由于波形數據和控制命令字都是通過(guò)DATA(7:0) 8個(gè)端口進(jìn)行輸入或輸出，所以在傳輸時(shí)是分時(shí)復用的，不僅在上位機和底層硬件通信時(shí)帶來(lái)很大的不便，而且降低了信號源的頻率，遠遠小于1 MB/s。 CY7C68013單片機具有傳輸速率快、程序設計靈活性強、傳輸速率高等特點(diǎn)。它支持12 Mb/s的全速速率和480 Mb/s高速傳輸速率，并且用戶(hù)可以根據實(shí)際情況來(lái)編寫(xiě)和修改數據傳輸的程序模塊，但是其程序的設計相對FT245BM來(lái)說(shuō)比較復雜，需要用戶(hù)根據實(shí)際需求來(lái)開(kāi)發(fā)相關(guān)的動(dòng)態(tài)鏈接庫和應用程序,以完成對數據傳輸的控制。 兩種基于USB的設計方法各有優(yōu)缺點(diǎn)，根據實(shí)際實(shí)驗設計的需要，在傳輸速率不高、接口設計比較簡(jiǎn)單的情況下，可以考慮使用FT245BM USB接口協(xié)議芯片。而對于傳輸速率要求較高，接口設計比較復雜，同時(shí)要求根據實(shí)際需求來(lái)設計數據傳輸模塊的場(chǎng)合，可以考慮使用CY7C68013 USB單片機。本設計在前期試驗中采用FT245BM,但由于傳輸速度的限制以及控制的實(shí)時(shí)性，最終采用了CY7C68013 USB單片機設計模式。 2.2 FPGA控制部分 FPGA程序控制流程圖如圖3所示。 FPGA有兩種工作模式：第一種是數據存儲模式，即控制讀取FIFO中的波形數據并存儲到SRAM中。進(jìn)入這種工作模式后，FPGA判斷FIFO的空信號是否有效；如果FIFO的空信號無(wú)效，則FPGA控制FIFO的讀信號有效，從FIFO中讀取波形數據存儲到SRAM中。SRAM的存儲方式采用分塊存取的方式，在數據讀取時(shí)可通過(guò)分塊掃描的方式均勻讀出各種波形數據，并且通過(guò)簡(jiǎn)單的修改掃描頻率即可控制波形頻率。第二種是數據轉換模式，即控制讀取SRAM中的波形數據傳送給D/A轉換器，并控制D/A轉換器完成轉換和對繼電器開(kāi)斷。 2.3 D/A轉化部分和開(kāi)關(guān)電路 DAC715是美國TI公司生產(chǎn)的16位高精度數模轉換器，該芯片具有16位數據總線(xiàn)，可在工作電壓為±12 V或±15 V時(shí)，實(shí)現0 V～10 V的模擬電壓輸出。FPGA主要通過(guò)DAC715的輸入工作選通信號WR、寄存器控制信號A0和D/A鎖存控制信號A1 來(lái)控制DAC715完成數模轉換。DAC715輸入數據與輸出電壓的對應關(guān)系如表1所示。 本設計的開(kāi)關(guān)量采用繼電器AQY210，該繼電器是電流驅動(dòng)，電路連接圖如圖4所示。 本文所設計的信號源利用USB接口技術(shù)，實(shí)現了計算機命令字和波形數據的實(shí)時(shí)下載,使得產(chǎn)生的信號頻率、幅值和偏置靈活可調，可滿(mǎn)足不同的實(shí)驗要求，同時(shí)對外部供電系統可以靈活控制。事實(shí)上，這種控制的靈活性也使其在航天測試上得到了廣泛運用。 |
