|
1 Cache的原理 Cache即高速緩存，它的出現基于兩種因素：一、CPU的速度和性能提高很快，而主存速度較低且價(jià)格高；二、程序執行的局部性特點(diǎn)。將速度較快而容量有限的SRAM構成Cache，可以盡可能發(fā)揮CPU的高速度。CPU與外設交換數據時(shí)經(jīng)常用到buffer(緩沖)，這與緩存極其相似，只不過(guò)Cache是為了提高CPU和內存之間的數據交換速度而設計，而buffer是為了提高內存和硬盤(pán)(或其他I／O設備)之間的數據交換速度而設計的。 Baidu快照(cache．baidu．com)就是一個(gè)緩存的例子，其作用與計算機CPU緩存有類(lèi)似之處。 Cache的原理如圖1所示。 在讀取內存數據的同時(shí)CPU將數據保存到Cache數據區，同時(shí)更新Cache映射表(保存地址信息，表示該地址的數據是否已在Cache數據區，即是否命中)。這樣，CPU再次讀取該地址數據時(shí)，就可以直接從Cache提取。讀Cache的時(shí)間遠小于直接讀內存，可提高CPU讀取數據的效率。 Cache數據區有成塊讀取的特性(Cache映射表保存的地址是塊地址，節省空間，也符合程序執行的局部性特點(diǎn))。Cache數據區遠遠小于內存空間，就需要相應的替代算法。比如最近最少使用算法，可將新數據替代使用頻率低的數據，同時(shí)更新映射表信息�？梢酝葡�，Cache空間越大，命中率越高。 寫(xiě)內存需要直接更新內存。如果映射表存在該地址信息，還需要同時(shí)更新Cache數據區。這種Cache訪(fǎng)問(wèn)方式就稱(chēng)作“直寫(xiě)”，Samsung公司的ARM7微處理器S3CA510B就是這種方式。以下所討論的Cache問(wèn)題除非特殊說(shuō)明，否則都是“直寫(xiě)”方式。 2 嵌入式編程時(shí)需注意的問(wèn)題 2.1 訪(fǎng)問(wèn)外設使用Cache的問(wèn)題 在訪(fǎng)問(wèn)內存時(shí)使用Cache是不會(huì )出現問(wèn)題的，但如果訪(fǎng)問(wèn)數據易變外設(數據不依賴(lài)于CPU寫(xiě)操作而改變)時(shí)使用Cache就可能出現問(wèn)題。問(wèn)題在于外設數據的改變不僅僅依靠CPU寫(xiě)操作，CPU第一次讀取外設數據時(shí)將外設的數據和地址信息保存到Cache，第二次讀取外設數據時(shí)就可能有問(wèn)題出現。這是因為數據直接從Cache提取，而外設的數據可能有改變。 因此，在訪(fǎng)問(wèn)易變外設時(shí)要禁止使能Cache，直接讀取外設數據到CPU，而不經(jīng)過(guò)Cache的任何環(huán)節，即保證不改變Cache映射表和Cache數據區內容。 S3C4510B的SYSCFG SFR(特殊功能寄存器)有用來(lái)控制Cache使能或不使能的，通過(guò)對該SFR的設置可暫時(shí)禁止Cache或重新恢復Cache功能。這樣就可以在讀取外設前禁止Cache，讀取結束后重新使能Cache，保證了外設數據讀取的正確性。寫(xiě)數據到外設時(shí)采用“直寫(xiě)”方式，更沒(méi)有問(wèn)題。 2.2 開(kāi)關(guān)Cache引發(fā)的新問(wèn)題 在Cache開(kāi)關(guān)期間，如果有另一個(gè)進(jìn)程／任務(wù)訪(fǎng)問(wèn)內存，在此期間寫(xiě)內存并且該內存在Cache中已有映射(注意，它也是被禁止Cache的，所以它不會(huì )同時(shí)更新Cache數據區的內容)，那么在Cache重新使能之后Cache數據區的信息已經(jīng)過(guò)時(shí)了，而Cache映射表還是Cache禁止之前的狀態(tài)，如果CPU此時(shí)讀數據就會(huì )得到過(guò)時(shí)的數據。這樣看來(lái)，引發(fā)的問(wèn)題范圍更廣了，連內存的數據讀寫(xiě)正確性都無(wú)法保證。與內存泄漏的影響來(lái)比較，內存泄漏如果是一顆定時(shí)炸彈，那么Cache問(wèn)題就可以說(shuō)是隨時(shí)隨地都可能踩上的雷區，因為程序一旦開(kāi)始就可能引發(fā)爆炸。 如圖2所示，Cache使能時(shí)Cache映射表和Cache數據區保存了內存的數據信息，這是CPU訪(fǎng)問(wèn)內存時(shí)通過(guò)圖中實(shí)線(xiàn)箭頭通路實(shí)現的。內存的信息可以與Cache的信息保持一致。 Cache禁止時(shí)的情況有所變化。由圖2中虛線(xiàn)箭頭通路直接進(jìn)行內存訪(fǎng)問(wèn)，且地址0x00處的數據由55變?yōu)锳A，但Cache區的信息仍為之前的狀態(tài)。很明顯，Cache的數據是應該廢棄的，但是Cache映射表仍保存0x00的地址信息。Cache重新使能后，CPU再次讀取0x00地址的數據，由于Cache仍是命中，直接從Cache數據區中提取數據，這樣讀出來(lái)的數據就是0x55了。 由S3C4510B數據手冊第4節的第21頁(yè)可知：通過(guò)對SYSCFG寄存器的CE位置1或清0可使能／關(guān)閉Cache，但是Cache沒(méi)有內容自動(dòng)刷新功能，在重新使能Cache時(shí)需考慮Cache數據的正確性。 為了證實(shí)以上說(shuō)法，循環(huán)執行如下測試程序： 如果沒(méi)有Cache的影響，結果應該是55 aa aa�？梢�(jiàn)，Cache關(guān)閉再打開(kāi)的確可造成Cache數據過(guò)時(shí)。 3 其他CPU解決方案 Atmel公司的AT91RM9200和Samsung公司的S3C44B0，用這兩種CPU先后移植過(guò)操作系統，且在對外設訪(fǎng)問(wèn)的整個(gè)過(guò)程中Cache都是使能的。它們的解決方案是什么呢? AT91RM9200是ARM9系列帶有MMU的CPU。MMU對內存有分頁(yè)管理功能，可以實(shí)現多個(gè)進(jìn)程的內存空間保護。Cache是通過(guò)MMU管理的，這也是Cache和MMU經(jīng)常同時(shí)存在的原因。 S3C44B0和S3C4510B同樣都是Samsung公司產(chǎn)品，并且都不帶MMU。與S3CA510不同的是，S3C4480自帶的SFR可以配置非緩存范圍，即使Cache使能，所設置范圍的地址空間訪(fǎng)問(wèn)也不通過(guò)Cache實(shí)現。這樣，可以很方便地實(shí)現內存是緩存區，其他外設是非緩存區。 這兩種方案對于S3C4510B都無(wú)法實(shí)現。網(wǎng)絡(luò )上有人用volatile關(guān)鍵字解決外設訪(fǎng)問(wèn)問(wèn)題。volatile關(guān)鍵字是在源代碼中給編譯器看的，它可能影響編譯器的編譯結果，但是最終CPU執行都體現到匯編語(yǔ)句，如果匯編語(yǔ)句都不能解決Cache問(wèn)題，volatile語(yǔ)句也是不可能解決的。 對于易變數據的外設使用volatile關(guān)鍵字是應該的，可避免編譯器的優(yōu)化，比如以下語(yǔ)句： 在兩次讀取PORTAdd地址的數據相同時(shí)等待，可以用到等待信號跳變的程序。如果將volatile關(guān)鍵字去除，有可能經(jīng)編譯器優(yōu)化，Value2不會(huì )從實(shí)際的portAdd地址讀取數據，而是利用Valuel讀取語(yǔ)句的中間寄存器直接獲得。 4 本文解決方案 由S3C4510B手冊上第5節的第4頁(yè)可知，可以通過(guò)兩種方式保證Cache數據的正確： ①對Cache映射表的Tag RAM數據清零。Cache映射表數據一般是通過(guò)上電復位清零的，如果Cache或內存段的設置被修改，則會(huì )造成Cache映射表數據廢棄，這時(shí)就需要通過(guò)程序對Cache映射表數據清0。 ②S3C4510B提供非Cache方式訪(fǎng)問(wèn)控制位，控制位ADDR[26](地址線(xiàn)26位)為“1”時(shí)，按非Cache方式訪(fǎng)問(wèn)。因此，Cache使能的情況下，地址0x000 0000～0x3FFFFFF按Cache方式訪(fǎng)問(wèn)，而0x400 0000～0x7FF FFFF按非Cache方式訪(fǎng)問(wèn)。實(shí)際上，0x000 0000+offset與0x400 0000+offset(offset在0x000 0000～0X3FF FFFF之間)是同一地址，不同的是Cache是否起作用。 可以得到兩種解決方案： (1)Cache映射表手動(dòng)更新 既然在開(kāi)關(guān)Cache之后內容過(guò)時(shí)，并且CPU不會(huì )自動(dòng)刷新，可以通過(guò)手動(dòng)更新的辦法來(lái)拋棄廢舊信息。也就是說(shuō)，將Tag RAM區(前面所說(shuō)的Cache映射表)清除，這樣所有Cache數據區的內容都不使能，再次讀取數據時(shí)同時(shí)更新Cache映射表和Cache數據區內容，之后才能使用。清除操作將Tag RAM的1 KB內容清零，需要消耗一定時(shí)間；并且這樣操作后Cache是0命中率的，只有一定訪(fǎng)問(wèn)次數后Cache信息重新填滿(mǎn)，才能恢復正常的命中率。因此，頻繁地開(kāi)關(guān)Cache時(shí)采用這種方案是不可取的。 (2)bit26位控制Cache使能 S3C4510B的地址線(xiàn)為26位(bit0～bit25)，實(shí)際上CPU可訪(fǎng)問(wèn)空間為32位(bit0～bit31)。一般我們都不使用bit26～bit31，不過(guò)S3C4510B的這些位有著(zhù)特殊的控制功能。通過(guò)bit26的高電平可以禁止該地址的Cache功能，因此將外設的地址由原來(lái)的ADDR_PORT改為(ADDR PORT∣(15 修改程序后的試驗結果 修改Cache解決方案后，可以解決內存訪(fǎng)問(wèn)錯誤的問(wèn)題。經(jīng)過(guò)測試，采用“bit26位控制Cache使能”的方案可以順利訪(fǎng)問(wèn)外設，代碼執行始終是在Cache使能的情況下，并且不影響內存數據。若完全關(guān)閉Cache的程序，執行同樣代碼需要花費5～8倍的時(shí)間。 |
