| Altera公司發(fā)布了Quartus II軟件8.1，進(jìn)一步鞏固在CPLD、FPGA和HardCopy ASIC設計性能和效能上的領(lǐng)先地位。這一最新版Quartus II軟件延續了該公司保持高密度FPGA最短編譯時(shí)間的歷史。根據內部基準測試結果，編譯時(shí)間比任何其他FPGA供應商的開(kāi)發(fā)軟件都要快三倍以上。利用 Quartus II軟件的增強特性，設計團隊能夠更迅速地達到時(shí)序逼近，降低功耗，減小研發(fā)成本，將產(chǎn)品盡快推向市場(chǎng)。 更快的設計開(kāi)發(fā) 雖然新一代FPGA功能的進(jìn)一步增強，而設計團隊還一直受限于有限的開(kāi)發(fā)時(shí)間。Quartus II軟件8.1自動(dòng)完成以前比較耗時(shí)的功能，從而縮短了開(kāi)發(fā)時(shí)間。Quartus II軟件以前版本中的設計劃分規劃器現在在8.1版中可以自動(dòng)完成劃分功能，使設計人員能夠充分發(fā)揮漸進(jìn)式編譯的效能優(yōu)勢。Quartus II軟件將門(mén)控時(shí)鐘自動(dòng)轉換為FPGA體系結構支持的功能等價(jià)邏輯，因此，不需要手動(dòng)修改門(mén)控時(shí)鐘。自動(dòng)完成這些功能使設計團隊能夠將精力集中在設計的增值部分。 擴展器件支持 2008年3月，Altera發(fā)布40-nm Stratix IV FPGA，鞏固了其在高性能、高密度FPGA市場(chǎng)上的領(lǐng)先地位。到目前為止，近600名客戶(hù)參與了Altera Stratix IV早期試用計劃，很多客戶(hù)都使用Quartus II軟件，在所有Altera市場(chǎng)領(lǐng)域應用中采用Stratix IV FPGA開(kāi)始設計。8.1版為這些客戶(hù)提供更全面的支持，增加了Stratix IV引腳以及新的低成本封裝Stratix IV FPGA速率等級器件的支持。軟件增加了對收發(fā)器時(shí)序模型的支持，并支持8.5-Gbps收發(fā)器、1.6-Gbps LVDS和400-MHz DDR存儲器。對于需要實(shí)現HardCopy ASIC的設計人員，Quartus II軟件提供HardCopy IV E ASIC初步支持。 8.1新增特性 SignalTap II嵌入式邏輯分析器——更精細的數據采樣控制，加速了調試過(guò)程，提高了片內存儲效率。 增強SOPC Builder工具 新的HDL模板提高了速度，方便了SOPC Builder重用知識產(chǎn)權(IP)。 新的Avalon存儲器映射半速率橋功能，實(shí)現了DDR SDRAM低延時(shí)訪(fǎng)問(wèn)。 新的操作系統支持——現在包括Red Hat Enterprise Linux 5和CentOS 4/5(32位/64位)。 增強第三方仿真接口——接口支持庫文件自動(dòng)編譯，實(shí)現了快速仿真設置。 新的引腳顧問(wèn)——顧問(wèn)指導引腳建立，以及與第三方電路板工具的接口。 Real Intent驗證支持——Real Intent的Meridian FPGA時(shí)鐘域交叉(CDC)軟件提供使用方便的自動(dòng)時(shí)鐘目的驗證功能，發(fā)現設計錯誤，幫助您有信心完成可靠的CDC操作。 新的增強IP內核和宏功能——數字信號處理(DSP)、存儲器和協(xié)議加速了開(kāi)發(fā)過(guò)程。 物理綜合引擎增強——和前一版相比，關(guān)鍵時(shí)序模塊的性能平均提高了20％，更迅速地達到時(shí)序逼近。 Synopsys設計約束(SDC)——SDC模板指導并加速時(shí)序約束的建立。 價(jià)格和供貨信息 現在可以下載Quartus II 軟件8.1訂購版和免費的網(wǎng)絡(luò )版。還可以申請獲得DVD格式訂購版軟件。Altera的軟件訂購程序將軟件產(chǎn)品和維持費用合并在一個(gè)年度訂購支付中，簡(jiǎn)化了獲取Altera設計軟件的過(guò)程。訂購用戶(hù)可以收到ModelSim -Altera版Quartus II 軟件以及IP基本套裝的全部許可，它包括11個(gè)Altera最流行的IP(DSP和存儲器)內核。一個(gè)節點(diǎn)鎖定的PC許可年度軟件訂購價(jià)格為2,495美金，可以在A(yíng)ltera eStore購買(mǎi)，也可以通過(guò)認證分銷(xiāo)商來(lái)購買(mǎi)。 |
