|
AD9883A是專(zhuān)為個(gè)人電腦和工作站的RGB圖像信號采集而設計的接口芯片，廣泛應用于各類(lèi)高清CRT、平板電視、微顯背投和投影儀等系統。 AD9883A特性 AD9883A內部包含具有300MHz輸入帶寬的8位140MSPS ADC、PLL和可編程的增益、復位、嵌位控制，用戶(hù)只需要提供3.3V的電源、模擬輸入、Hsync和COAST信號。140MSPS的采樣轉換率最高支持1280×1024（75Hz刷新）分辨率的信號。 AD9883A包含所需的輸入緩沖器，信號直流恢復（采樣）、復位、增益（亮度和對比度）調整、像素時(shí)鐘發(fā)生器、采樣相位控制和輸出數據格式化，所有的控制都可以由雙線(xiàn)制串行總線(xiàn)控制。由于電路設計更簡(jiǎn)潔，芯片受物理和電子環(huán)境的影響很小。其典型功率為500mW，使用溫度范圍為0～70℃。 AD9883A所有的數字輸入為3.3V CMOS電平，但5V的輸入電平也不會(huì )對芯片造成任何損壞。AD9883A 有紅、綠和藍三個(gè)高阻抗模擬輸入腳，它們的有效信號電平為0.5～1.0VP-P，信號一般先通過(guò)DVI連接器、15針D型連接器、RCA同軸連接端子或BNC連接器。AD9883A的內部功能如圖1所示，它在PCB上的位置應盡量接近實(shí)際輸入，信號必須通過(guò)適配電阻（一般為75Ω）連到芯片。 圖1 AD9883A內部功能框圖 AD9883A特殊引腳功能要點(diǎn) 輸出 HSOUT：輸出行同步經(jīng)過(guò)相位調整的副本，極性和幅度可通過(guò)串行總線(xiàn)寄存器控制。行同步取決于串行數據的不斷調整。 VSOUT：輸出視頻場(chǎng)同步經(jīng)過(guò)相位調整的副本，輸出極性由串行總線(xiàn)寄存器位控制。它在所有模式圖像傳輸的過(guò)程中有效。 SOGOUT：該腳從綠色幅度限制比較器或未處理的行同步副本輸出。 RED/GREEN/BLUE：對應R/Cr、G/Y、B/Cb數據輸出，最高位為MSB。從像素采樣到輸出的延時(shí)是固定的。 DATACK：該引腳通常為輸出數據和HSOUT的外部邏輯提供主時(shí)鐘輸出信號，它由內部時(shí)鐘產(chǎn)生，并與內部取樣時(shí)鐘同步。 輸入 RAIN/GAIN/BAIN：R/Pr/Cr、G/Y、B/Pb/Cb模擬圖像信號的高阻抗，獨立輸入。 HSYNC：該引腳接受一個(gè)邏輯信號，用于參考建立行時(shí)序，并為圖像時(shí)鐘產(chǎn)生器提供參考頻率。其輸入還包含噪聲抑制施密特觸發(fā)器，輸入極限位1.5V。 SOGIN：嵌入同步提供一個(gè)輔助處理信號。該引腳連到一個(gè)帶有內部閾值的高速比較器，閾值可由程序控制，以10mV為步長(cháng)，從輸入信號波谷上方10～300mV，缺省閾值為150mV。 CLAMP：在嵌位功能腳設置為1時(shí)有效。當禁止時(shí)，該引腳被忽略，嵌位時(shí)序由內部計時(shí)器延時(shí)決定。不用時(shí)，該引腳必須接到地，并且通過(guò)程序將該功能設置為0。 COAST：用于在停止行同步輸入時(shí)繼續產(chǎn)生一個(gè)和當前頻率相位一致的圖像時(shí)鐘信號，該引腳信號一般不由PC產(chǎn)生，不用時(shí)必須接地，并且通過(guò)程序將該功能設置為1；或接高電平（通過(guò)10kΩ的電阻上拉到VD）并通過(guò)程序將該功能設置為0，上電時(shí)該功能設置缺省值為1。 電源 VDD：大量的輸出引腳（共25個(gè)）高速（高達110 MHz）觸發(fā)會(huì )產(chǎn)生電源干擾，將這些引腳的電源和VDD分離可以將敏感的模擬電路干擾降到最小。如果AD9883A使用較低的邏輯電平，VDD可以連接2.5V的兼容電源。 REF BYPASS：內部1.25V參考分壓電路，它必須通過(guò)0.1μF的電容連到地，精確度為4%，溫度系數為50ppm/℃,對于A(yíng)D9883A的大部分應用是足夠的，如果需要更高精確度，可以提供一個(gè)外部參考。 MIDSCV：內部中級電壓參考旁路，必須通過(guò)0.1μF的電容連到地，這個(gè)精確電壓隨綠色增益改變，相位時(shí)鐘發(fā)生器PLL需要外部濾波，可將噪聲和寄生效應降到最小。 PLL設置 AD9883A的片上PLL可基于行同步頻率產(chǎn)生像素時(shí)鐘，可編程注冊器可提供最優(yōu)的PLL性能，主要用于定義VCO范圍注冊器、充電脈沖電流注冊器和PLL分頻注冊器�；谛型筋l率設計像素時(shí)鐘頻率（采樣頻率）和回路濾波電容，AD9883A的PLL回路濾波設計如圖2所示。 圖2 PLL回路濾波設計圖 AD9883A有一個(gè)雙線(xiàn)串行接口，它包括一個(gè)時(shí)鐘（SCL）和一個(gè)雙向數據（SDA）引腳，AD9883A的初始化與控制由決定工作模式的注冊器完成，使用外部控制器通過(guò)雙線(xiàn)串行接口實(shí)現對控制注冊器的讀寫(xiě)操作，從而完成對ADC的控制設定。SDA傳輸的是8位數據（含1個(gè)R/W控制位和Bit7～Bit1數據位），當寄存器的地址為03H時(shí)，Bit7、6設置VCO的范圍；Bit５、４、３設置驅動(dòng)低通濾波器的不同電流，即充電脈沖電流。 表1 VCO范圍的選擇 VCO范圍的選擇 依據表1選擇VCO的范圍，如果像素頻率小于125MHz，則KVCO=150；否則KVCO=180。 充電脈沖電流的計算 以下兩式用以計算充電脈沖電流Ip。 PLL自然頻率=2π×行頻/PLL穩態(tài)速率= PLL自然頻率= 由上式可得：，其中回路濾波器電容：Ct=Cp=Cz= 0.082μF；PLL分頻速率：N=fp/fh。其中SR和傳遞分頻系數P的取值方法如表2所示。 表2 SR和P的取值 充電脈沖電流注冊設置根據Ip的大小進(jìn)行，如表3所示。 表3 充電脈沖電流注冊設置 AD9883A的應用 圖3是以AD9883AKST-110(AD9883A的一種)為核心的典型高清電視的模擬分量視頻信號解碼電路。電路中PVDD為PLL供電電源，AVDD為模擬部分供電電源，均為3.3V；“3.3VD”為數字部分供電電源；電路工作原理如下。 圖3 AD9883A應用電路圖 兩組模擬分量視頻信號YPbPr（逐行分量576P、480P和高清分量1080i、720P）、RGB（計算機格式VGA—SXGA）經(jīng)切換選擇電路P15V330，由CPU發(fā)出的VGA YPrPb控制信號控制P15V330的選擇輸出。當VGA YPrPb="0時(shí)"，選擇RGB輸出；當VGA YPrPb="1時(shí)"，選擇YPbPr輸出。YPbPr的同步脈沖包含在Y信號中。Y/G信號還通過(guò)CD160輸入SOGIN，以便在SOGOUT腳產(chǎn)生包含行場(chǎng)同步信息的復合同步信號。計算機格式VGA-SXGA的行同步（HSYNC）信號、場(chǎng)同步（VSYNC）信號輸入到AD9883A的HSYNC和VSYNC。 從CPU的CLK和DATA輸出的I2C控制信號，被外接的QD11、QD12構成的電平轉換電路進(jìn)行電平轉換后連接到AD9883A的SCL和SDA，對ADC進(jìn)行控制設定。 AD9883A在I2C控制信號的控制下，同時(shí)根據輸入的行、場(chǎng)同步信號的頻率及極性，以及第33腳輸入的濾波值，將輸入的行頻信號分頻成與輸入信號格式變化頻率相適應的采樣時(shí)鐘。另一方面， AD9883A根據I2C控制信號設定的相位、鉗位電平及增益等，按照新分頻得到采樣時(shí)鐘頻率對輸入的模擬分量視頻信號進(jìn)行數字化采樣，轉換成數字分量視頻信號。 數字化后的數字分量視頻信號分別從AD9883A中各自的通道中輸出，分別經(jīng)緩沖后，輸出給后級的圖像處理芯片。 在A(yíng)DC內形成的時(shí)鐘信號從其第67腳輸出，G信號復合同步輸出SOGOUT、經(jīng)過(guò)相位調整的行同步輸出HSOUT和場(chǎng)同步輸出VSOUT分別經(jīng)AD9883A的65、66和64腳輸出。這些信號分別輸出到后級的圖像處理芯片。 |
