|
陶瓷諧振電路的基本原理和結構 陶瓷諧振的特性 陶瓷諧振器類(lèi)似于石英晶體，是一個(gè)壓電器件，可以把電能轉換為機械能，也可以把機械能轉換為電能。當外加的交流電場(chǎng)的頻率和諧振器的諧振頻率發(fā)生共振時(shí)，電能和機械能的轉換會(huì )發(fā)生在諧振器的諧振頻率上。陶瓷諧振器具有對激勵信號頻率十分敏感的突出特點(diǎn)。 在電路分析中，陶瓷諧振器的等效電路如圖1所示，其中Cs為靜電電容，R為振蕩損耗等效電阻，C為彈性等效電容，L為機械振動(dòng)等效電感。 振蕩電路 本設計采用的陶瓷諧振電路的電路原理圖如圖2所示。其中M0和M1一起構成反相放大器，提供振蕩電路所需要的180度相移；OSCI和OS CO兩端接陶瓷諧振器，和C0、C1一起構成選頻網(wǎng)絡(luò )，同時(shí)再次提供180度相移；R0是反饋電阻，為放大器的輸入提供偏置；R1為相位補償電阻，其大小由M0和M1的尺寸決定，在頻率比較低的應用中，R1甚至可以為0。選用不同特征頻率的陶瓷諧振器后，這個(gè)電路就可以產(chǎn)生相應的振蕩頻率。M2和M3構成輸出緩沖電路，可以增大振蕩器的振蕩幅度和負載能力，同時(shí)把振蕩整理成方波形式輸出。由于反饋電阻R0一般較大，為106歐姆級，所以在CMOS集成電路設計中，常用傳輸門(mén)代替此電阻，減少芯片面積，降低功耗，如圖3所示。 紅外遙控電路中陶瓷諧振電路的設計 為了節省資源，提高產(chǎn)品的競爭力，在振蕩電路的設計中，所用結構要盡量簡(jiǎn)單，要把電容集成到芯片內部。因為電容在芯片中占的面積相對較大，所以電容要盡量小，但又必須讓電路能振蕩。帶控制端的陶瓷諧振電路如圖4所示。 一般，在紅外遙控發(fā)射電路中，振蕩部分有一個(gè)標識按鍵的使能信號CTRL。一旦有按鍵，CTRL信號為1，則M7關(guān)斷，M1和M6等效為一個(gè)N管，與M0共同構成振蕩反相器；當無(wú)按鍵時(shí)，CTRL為0，M7導通，把輸出緩沖的輸入電平鉗位到高電平，數字時(shí)鐘輸出為低，系統停振，這樣做的目的是為了在無(wú)按鍵時(shí)降低功耗，同時(shí)可以使遙控芯片內的時(shí)序不至于混亂。 OSCI和OSCO外接455kHz陶瓷諧振器(紅外遙控電路的振蕩頻率一般都為455kHz)。電路中采用大長(cháng)寬比的傳輸門(mén)做反饋電阻，這樣可以減少面積，提高性能，減少用n+層做電阻時(shí)的對偏效應，而且降低功耗。由于半導體中電子遷移率大約為空穴遷移率的2倍，為了做到N管和P管對稱(chēng)，P管的寬長(cháng)比一般大約為N管的2倍，所以在此傳輸門(mén)電阻中，N管的尺寸為0.5/300，P管為0.5/660。同理，反相放大器中M0、M1、M6尺寸均為2.5/1.5，M1和M6構成大致為2.5/3的N管(暫稱(chēng)為M1-6)。輸出緩沖M2和M3采用制造廠(chǎng)家的標準庫參數尺寸，都為2.5/0.5。由于振蕩頻率不是很高，所以電阻R1可以去掉。C0和C1的大小決定著(zhù)整個(gè)電路的大小，它們取值相等，最小值取18pF。 電路中作為反相放大器的M0和M1-6的尺寸比較重要，流片中試驗了3種尺寸，測試結果如表1所示。表中Vppl和Vpph分別指振蕩波形的最小電壓值和最大電壓值，由數據可知，雖然第3種起振電壓較高，但是在振蕩時(shí)，波形的高低電壓差明顯大于前兩者，振蕩效果好，尤其是在3V工作電壓下更為顯著(zhù)，而且不需增加外部電容和內部限流電阻，大大節省了芯片面積，提高了性能。所以本設計采用第3種方案。 陶瓷諧振電路的暫態(tài)分析 將陶瓷諧振器用圖1中的等效電路代替，Cs為2pF，R為100?，L為18mH，C為16pF，振蕩頻率為455kHz。把陶瓷諧振器的等效電路并接在圖4中的OSCI和OSCO上，CTRL端接高電平。采用南科公司的工藝庫，在Cadence中進(jìn)行Spectre仿真，波形圖如圖5所示。仿真時(shí)電源電壓為3V。其中net014為振蕩反相器的輸入波形，net6(OSCO)為振蕩反相器的輸出波形，CLK為經(jīng)過(guò)輸出反相器的最終數字時(shí)鐘。從仿真波形來(lái)看，開(kāi)始的時(shí)候電路起振很快，振蕩很快趨于穩定，CLK輸出為455kHz的時(shí)鐘信號。 交流頻譜分析 在Cadence的Analog Enviroment中做交流分析，結果如圖6所示。由圖可知，在455kHz左右時(shí)電路能量最大，小于或者低于此頻率時(shí)，能量迅速衰減，由此更確定了此電路可以在455kHz下振蕩的頻譜特性。 結語(yǔ) 雖然陶瓷諧振電路結構簡(jiǎn)單，但是在集成時(shí)，尤其是將外接電容都集成在芯片內部時(shí)(本設計內部集成的電容共36pF，而一般公司做成的芯片都需要在OSCI和OSCO分別外接100pF電容)，需要恰當選擇每個(gè)參數，才可以在最小的面積下實(shí)現最穩定的電路。本設計就是從這些角度出發(fā)，以實(shí)際流片測試作為主要手段，計算機為輔助，對每個(gè)參數進(jìn)行了分析和確定，找到了在具體工藝下各參數值的最佳組合。 |
