|
MIL－STD－1553B是一種時(shí)分制，命令/響應，集中控制式多路傳輸的半雙工串行數據總線(xiàn)，其傳輸速度為1Mb/s，字長(cháng)為20b，數據有效長(cháng)度為16b，信息量最大的長(cháng)度為32個(gè)字。其信息格式有總線(xiàn)控制器BC（Bus Controller）到遠程終端RT（Remote Terminal），RT到RC，RT到RT，廣播式和系統控制式。 MIL－STD－1553B總線(xiàn)協(xié)議已經(jīng)發(fā)展成為國際公認的數據總線(xiàn)標準，廣泛地應用于航空電子綜合系統中，目前國內外開(kāi)發(fā)的各種1553B總線(xiàn)采集卡，大多采用的是美國DDC公司生產(chǎn)的BU－6150接口芯片，但是該芯片價(jià)格比較昂貴，開(kāi)發(fā)成本較高，另許多商家望而興嘆。本文介紹的基于DSP的1553B總線(xiàn)通訊模塊的設計，采用TI公司TMS320F206DSP芯片進(jìn)行數字信號處理，用FPGA進(jìn)行現場(chǎng)反復編程，降低了設計成本，滿(mǎn)足了1553B通訊模塊的開(kāi)發(fā)需求。 1 TMS320F206的簡(jiǎn)介 該1553B總線(xiàn)通訊模塊的DSP采用TI公司的TMS320F206，用來(lái)實(shí)現1553B總線(xiàn)協(xié)議的主體部分，實(shí)現字和消息的處理等功能，TMS320F206是TI公司近年來(lái)推出的一種性?xún)r(jià)比較高的定點(diǎn)DSP芯片，采用靜態(tài)CMOS集成電路工藝制造而成，DSP芯片先進(jìn)的哈佛結構允許程序存儲器和數據存儲器獨立編址、獨立訪(fǎng)問(wèn)，兩條總線(xiàn)可允許數據與指令的讀取同時(shí)進(jìn)行，從而使數據的吞吐率提高了一倍；專(zhuān)用的指令集提供了功能強大的信號處理操作。TMS320F206主要特點(diǎn)如下： （1）5V工作電壓，20MHz主頻時(shí)，指令周期50ns；3個(gè)外部引腳中斷；8級內部硬件堆棧，存放調用/中斷返回地址；硬件等待；休眠的IDLE模式，低功耗；標準的IEEE1149.1仿真口。 （2）片內64k程序空間，64k數據空間，64kI/O空間，32k全局存儲空間，片內544×16b雙尋址RAM，32k×16b用戶(hù)可編程FLASH，作為程序空間，4k×16b單尋址RAM，程序空間和數據空間之前可以進(jìn)行數據搬移。 （3）片內16b定時(shí)器，片上軟等待產(chǎn)生器，可以分別為程序空間，數據空間，I/O空間產(chǎn)生0－7個(gè)等待，片上振蕩器和鎖相環(huán)有倍頻和分頻功能，32b算術(shù)邏輯單元/累加器，16×16b乘法器，全雙工異步串口UART，增強的同步串口，帶4級FIFO。 2 系統的組成框圖和工作原理 檢測儀采用單片機技術(shù)，可編程邏輯器件（FPGA）技術(shù)，數字信號處理（DSP）技術(shù)，結合1553B總線(xiàn)收發(fā)技術(shù)研制而成。既可以對單個(gè)航空電子設備進(jìn)行離線(xiàn)檢測，也可對飛機的整個(gè)總線(xiàn)的運行和各個(gè)記載設備的數據傳輸進(jìn)行在線(xiàn)檢測。檢測儀整體采用個(gè)人數字助理（PDA）技術(shù)，數據輸入、輸出、處理、控制、顯示等均集中在檢測儀。 系統組成框圖如圖1所示。 從數據信號流程方面：收數據時(shí)，外部數據送到收發(fā)器進(jìn)行電壓轉換后，成為一組20b的串行數據，經(jīng)過(guò)FPGA芯片EP20K200處理成16b并行數據經(jīng)擴展口送到DSP處理，然后經(jīng)雙口RAM進(jìn)行數據緩存，需要顯示數據時(shí)，單片機CPU對雙口RAM送來(lái)的16b并行數據進(jìn)行分析存儲，按要求轉換成十六進(jìn)制，二進(jìn)制或者工程單位制送顯示器顯示，發(fā)數據時(shí)，CPU將鍵盤(pán)輸入的數據按照十六進(jìn)制、二進(jìn)制或者工程單位制經(jīng)轉換后送雙口RAM緩存，DSP從雙口RAM讀入數據，預處理后送EP20K200，EP20K200再進(jìn)行轉換處理，輸出一組20b的串行數據到收發(fā)器，經(jīng)變壓耦合成符合1553B標準要求的串行數據，再經(jīng)收發(fā)接口發(fā)送到數據總線(xiàn)上。 3 硬件電路設計 3.1 接收器和發(fā)送器 1553B航空電子系統中，各終端設備與總線(xiàn)之間采用的是耦合的方式，分為變壓器耦合和直接耦合，采用的美國DDC公司的BU－63152芯片，具有兩個(gè)完全獨立的雙余度端口，完全滿(mǎn)足1553B總線(xiàn)收、發(fā)的要求，接收器操作模式下，在引腳STROMB控制下，數據被變成雙向的TTL電平，從RX DATA OUT和其非腳輸出到下一級譯碼電路，發(fā)送器操作模式下，在引腳INHIBIT控制下，發(fā)送器部分從編碼電路接收數據，發(fā)送到數據總線(xiàn)上。 3.2 FPGA模塊 將FPGA技術(shù)與數字信號處理DSP技術(shù)相結合是現代電子設計中常用的方法，該模塊中的FPGA芯片接口主要實(shí)現以下功能： （1）將總線(xiàn)上的串行信息流轉換成處理機可以處理的并行信息或者與之相反； （2）接收或發(fā)送信息時(shí)，能夠識別或生成標準的1553B信息字和消息。 （3）完成與處理機之間的信息交換，包括1553B信息地址的分配，命令字（或狀態(tài)字）的譯碼或返回狀態(tài)字、發(fā)送數據字等。 用FPGA實(shí)現編解碼器，其基本功能與前面提到的BU－61580芯片相似，是該1553B總線(xiàn)檢測儀的關(guān)鍵技術(shù)。 3.3 DSP模塊 TMS320F206是TI公司近年推出的一款設計成本最低，結構功能復雜度也較低的定點(diǎn)DSP，片內32k FLASH，4.5k RAM可以滿(mǎn)足處理規模適中的任務(wù)，該檢測儀中DSP模塊的設計主要是對時(shí)鐘電路，中斷以及數據和地址總線(xiàn)的接口技術(shù)的把握，其主要接口電路如圖2所示。 由DSP接口電路圖可以看出，DSP模塊為整個(gè)系統提供了時(shí)鐘電路，DSP芯片的中斷由EP20K200產(chǎn)生，一方面通知F206讀取數據，一方面通知DSP進(jìn)行錯誤處理，由于DSP芯片的流水線(xiàn)操作方式，數字信號處理速度功能強大，滿(mǎn)足了1553B協(xié)議傳輸速率大的特點(diǎn)。 3.4 雙口RAM和顯示模塊 由于在高速數據處理和采集系統中容易造成數據堵塞現象，高速數據接口的設計對整個(gè)系統數據傳輸的暢通起著(zhù)重要的作用，該設計中采用的美國DDC公司的8k雙口靜態(tài)RAM IDT7025解決了數據堵塞的問(wèn)題。 在該設計中顯示模塊采用了一種內存接顯示模塊的硬件連接方式。DSP將欲顯示的數據送入雙口RAM，51單片機不斷掃描內存，根據內存中的數據做出相應的處理，不斷刷新顯示屏上的內容，雙口RAM的BUSY信號線(xiàn)為避免左右端口同時(shí)對同一存儲單元寫(xiě)操作提供了硬件支持。設計中液晶顯示模塊采用16×16點(diǎn)陣的中文顯示模塊。 4 系統軟件設計 該1553B航空電子總線(xiàn)檢測儀軟件設計主要包括3大部分，用以驅動(dòng)數據采集板卡，完成對各寄存器的配置，實(shí)現數據的收發(fā)檢測。 4.1 FPGA控制程序 該部分采用硬件描述語(yǔ)言VHDL進(jìn)行編程，用Synplify進(jìn)行綜合，以及采用Max＋Plus II進(jìn)行時(shí)序仿真，在FPGA上實(shí)現的MIL－STD－1553B總線(xiàn)接口中的曼徹斯特碼編碼、解碼器，該邏輯可由狀態(tài)機實(shí)現，可劃分為4個(gè)狀態(tài)進(jìn)行；第1個(gè)狀態(tài)行是空閑狀態(tài)，當檢測到數據跳變沿時(shí)，進(jìn)入第2個(gè)狀態(tài)；第2個(gè)狀態(tài)為有效同步字頭檢測狀態(tài)；當檢測到有效同步字頭時(shí)，啟動(dòng)第3個(gè)狀態(tài)，用鎖相環(huán)分離時(shí)鐘，進(jìn)行碼型轉換；當數據有效時(shí)進(jìn)入第4個(gè)狀態(tài)，進(jìn)行并/串轉換及奇偶校驗。FPGA接收數據流程如圖3所示。 4.2 DSP模塊控制程序 DSP部分的軟件采用C語(yǔ)言和匯編語(yǔ)言混合編程，即具有C語(yǔ)言可移植性強的特點(diǎn)，又具有匯編語(yǔ)言執行速率快和直觀(guān)的特點(diǎn)，該設計中DSP軟件設計主要完成對FPGA和其內部通訊寄存器初始化；向FPGA發(fā)送數據時(shí)的控制命令操作，接受數據時(shí)命令字，狀態(tài)字的處理，以及通知FPGA接受數據等，是整個(gè)系統控制的核心部分。圖4給出DSP軟件控制流程圖。 5 結語(yǔ) 基于1553B總線(xiàn)的航空電子檢測儀主要用于部隊航空電子設備在線(xiàn)和離線(xiàn)檢測，同時(shí)滿(mǎn)足BC和RT的功能，PDA的設計對檢測也提供了極大便利，當然由于設計處于樣機階段，還存在一些不完善的地方，今后的改進(jìn)空間還比較大。 |
