|
引言 會(huì )議電話(huà)是電信數字交換系統的一項重要業(yè)務(wù)，該業(yè)務(wù)可以實(shí)現多個(gè)用戶(hù)之間同時(shí)通話(huà)。以往會(huì )議電話(huà)大都采用專(zhuān)用芯片來(lái)實(shí)現，隨著(zhù)DSP技術(shù)的進(jìn)步，采用通用DSP實(shí)現會(huì )議電話(huà)由于具有容量大，成本低，升級靈活等優(yōu)點(diǎn)，逐漸成為首選方案。 TI公司低功耗高性能的DSP TMS320VC5410具有3條獨立的數據總線(xiàn)和1條程序總線(xiàn)，提供高度并行性，其多通道緩沖串口McBSP(Multichannel Buffered Serial Port)可以很容易地接口數字交換系統中常用的ST-BUS鏈路，DMA控制器可以最大限度地減少DSP內部CPU的占用時(shí)間，片上RAM可以方便地提供程序運行空間和McBSP的收發(fā)數據緩沖區，因此本文中采用該DSP實(shí)現會(huì )議電話(huà)功能。 算法設計實(shí)現 會(huì )議電話(huà)的實(shí)現可以采用最大值輸出法。這種方法是將同一幀內到達的通話(huà)各方的話(huà)音幅度進(jìn)行比較，一般是講話(huà)人的幅度最大，找出幅度最大的話(huà)音和幅度第二大的話(huà)音后將幅度第二大的話(huà)音送給講話(huà)人，而將幅度最大的話(huà)音送給其他用戶(hù)。 圖1 最大值輸出法會(huì )議電話(huà)示意圖 圖1是最大值輸出法會(huì )議電話(huà)的示意圖。圖中是以四方會(huì )議為例，A、B、C、D四方的第M幀PCM編碼送入TMS320VC5410后在第M+1幀期間進(jìn)行比較，假定判斷出A的話(huà)音幅度最大，B 的話(huà)音幅度第二大，于是在第M+2幀B的話(huà)音送給用戶(hù)A，A的話(huà)音送給B、C、D三方用戶(hù)，A用戶(hù)聽(tīng)到的是B用戶(hù)的聲音，其他用戶(hù)聽(tīng)到的是A用戶(hù)的聲音。 圖2 會(huì )議電話(huà)的DSP數據處理流程圖 首先DSP同時(shí)啟動(dòng)McBSP的收發(fā)端口，當McBSP的接收端口收到ST-BUS鏈路送來(lái)的第M幀對應于某一用戶(hù)時(shí)隙的8 bit A律(或m律，下面以我國的A律編碼為例)PCM話(huà)音數據后，先將其轉成13 bit線(xiàn)性碼，然后在線(xiàn)性碼的右端補上3 bit的0送給接收寄存器DRR1，這是因為T(mén)MS320VC5410 是16位的，只能對片上RAM按16 bit訪(fǎng)問(wèn)，為提高算法效率，設計中使用了線(xiàn)性碼進(jìn)行話(huà)音幅度比較。線(xiàn)性碼轉換完成后McBSP通知分配給它的接收DMA控制器，此時(shí)，DRR1的數據已就緒，接收DMA控制器立即將此16 bit數據按照其對應的地址寫(xiě)入接收緩沖區中。我們在DSP的片上RAM中給McBSP的接收和發(fā)送端口各分配了2幀的數據緩沖區。為方便軟件處理，配置DMA時(shí)，在分配給它的數據緩沖區達到半滿(mǎn)和全滿(mǎn)時(shí)，向DSP內的CPU發(fā)送中斷，因此DMA接收完第M幀話(huà)音數據后向CPU發(fā)送中斷。 當CPU收到DMA中斷時(shí)，表明DMA已經(jīng)接收到了第M幀全部時(shí)隙的數據，CPU在第M+1幀的期間依據每一個(gè)會(huì )議電話(huà)中與會(huì )用戶(hù)所對應的時(shí)隙號，對存于接收數據緩沖區的用戶(hù)的第M幀話(huà)音數據取絕對值后進(jìn)行幅度大小比較，找到最大的話(huà)音和第二大的話(huà)音，分別將它們寫(xiě)入第M+2幀與會(huì )用戶(hù)對應的發(fā)送數據緩沖區的地址內。 在第M+2幀時(shí)發(fā)送DMA控制器從它的數據緩沖區內依次讀出相應的數據送給McBSP的發(fā)送端口，發(fā)送端口首先將此線(xiàn)性碼語(yǔ)音數據轉成A律語(yǔ)音數據，然后完成PCM話(huà)音數據發(fā)送。 DSP配置 TMS320VC5410有3個(gè)McBSP和6個(gè)DMA，可以全部用于會(huì )議電話(huà)的實(shí)現�？梢詫MA0"2依次分給McBSP0"2的接收端口，DMA3"5依次分給McBSP0"2的發(fā)送端口。 片上RAM分配 TMS320VC5410具有8K字16-bit 片上雙訪(fǎng)問(wèn)RAM (DARAM) 和56K字16-bit片上單訪(fǎng)問(wèn)RAM (SARAM)。DARAM由4塊組成，每塊大小為2K字。每塊可以在同一個(gè)時(shí)鐘周期內讀兩次或者讀寫(xiě)各一次，因此適合用于DSP與Host之間的消息緩沖區，故將數據空間的0080h-1FFFh映射為DARAM。SARAM由7塊組成，每塊大小為8K字。SARAM可以在同一個(gè)時(shí)鐘周期內讀一塊，寫(xiě)另一塊，因此適合用于運行程序區和數據區，程序空間的2000h?FFFh映射為SARAM，數據空間的8000h蠪FFFh映射為SARAM。對于片上RAM的分配見(jiàn)圖3，具體分配如下所示： 圖3 片上RAM分配示意圖 1．0x0080"0x1FFF，DSP與Host的消息緩沖區。 2．0x2000"0x4FFF，DSP程序區，包括目標文件的.text和.cinit段。其中0x2000"0x2080為DSP的中斷向量表。 3．0x5000"0x7FFF，DSP數據區，包括DSP文件的.bss 和 .stack段。 4．0x8000"0x803F，DMA0緩沖區，用于McBSP0的接收。 5．0x8040"0x807F，DMA1 緩沖區，用于McBSP1的接收。 6．0x8080"0x80BF，DMA2 緩沖區，用于McBSP2的接收。 7．0x80C0"0x80FF，DMA3 緩沖區，用于McBSP0的發(fā)送。 8．0x8100"0x813F，DMA4 緩沖區，用于McBSP1的發(fā)送。 9．0x8140"0x817F，DMA5 緩沖區，用于McBSP2的發(fā)送。 McBSP的配置 McBSP支持2M和8M ST-BUS鏈路，這里我們以4.096M輸入時(shí)鐘的2.048M ST-BUS鏈路為例，見(jiàn)圖4 ST-BUS鏈路示意圖。McBSP的配置主要涉及以下四個(gè)寄存器。 圖4 ST-BUS鏈路示意圖 1．引腳控制寄存器(PCR) CLK(R/X)M = 1, 由內部采樣率發(fā)生器產(chǎn)生內部收發(fā)時(shí)鐘CLK(R/X)；FS(R/X)P = 1，幀同步低有效。 2．接收/發(fā)送控制寄存器(RCR/XCR) (RX)PHASE = 0，單相位幀；(R/X)FRLEN1 = 11111，每幀32 字；(R/X)WDLEN1 = 0，字寬度8-bit；(R/X)COMPAND = 11，接收/發(fā)送數據使用A律壓擴；(R/X)DATDLY = 0，無(wú)數據延遲。 3．采樣率發(fā)生寄存器(SRGR) CLKGDV = 1，接收/發(fā)送時(shí)鐘CLK(R/X)的頻率是CLKS的1/2； GSYNC = 1，外部接收幀同步FSR同步CLKG；CLKSP = 1，CLKS的 下降沿產(chǎn)生采樣率發(fā)生器的CLKG，進(jìn)而產(chǎn)生CLK(R/X)；CLKSM = 1，外部時(shí)鐘CLKS驅動(dòng)采樣率發(fā)生器。 4．多通道控制寄存器(MCR1,2) RMCM = 0，接收全部時(shí)隙使能。XMCM=00，發(fā)送全部時(shí)隙使能。 DMA的配置 DMA0"2依次分配給McBSP0"2的接收，DMA3"5依次分配給McBSP0"2的發(fā)送。具體配置如下描述： 1．DMA源地址寄存器(DMSRC) 接收DMA的DMSRC存放其對應的McBSP的DRR的地址； 發(fā)送DMA的DMSRC存放其對應的數據緩沖區的首地址。 2．DMA目的地址寄存器(DMDST) 接收DMA的DMDST存放其對應的數據緩沖區的首地址； 發(fā)送DMA的DMDST存放其對應的McBSP的DXR的地址。 3．DMA通道單元計數寄存器(DMCTR) DMCTR的值設置了DMA數據緩沖區的大小，取為0x40，即兩數據幀所包含的用戶(hù)時(shí)隙數。 4．DMA 同步事件和幀計數寄存器(DMSFC) DSYN[3:0]=0001，同步事件為McBSP0的接收事件REVT0； DBLW = 0，單字模式，每一項是16 bit。 5．DMA傳輸模式控制寄存器(DMMCR) AUTOINIT = 0，禁止自動(dòng)初始化；DMA0的DINM = 1，IMOD = 1，DMA的緩沖區半滿(mǎn)和全滿(mǎn)時(shí)產(chǎn)生中斷； DMA 1"5的DIMM=0，IMOD = X，不產(chǎn)生DMA中斷； CTMOD = 1，DMA工作于A(yíng)BU模式； DMA0"2的SIND=000，接收DMA取為源地址不變； DMA3"5的SIND=001，發(fā)送DMA取為源地址遞增； DMS = 01，DMA源地址空間為數據空間； DMA0"2的DIND=000，接收DMA取為目的地址遞增； DMA3"5的DIND=001，發(fā)送DMA取為目的地址不變； DMD = 01，DMA目的地址空間為數據空間。 性能計算 會(huì )議電話(huà)要求在每一幀所產(chǎn)生的DMA中斷服務(wù)程序中必須完成對所有會(huì )議的與會(huì )用戶(hù)的話(huà)音處理。我們以運算速度100MIPS的TMS320VC5410為例，該DSP一個(gè)指令周期的時(shí)間為10ns，因此在ST-BUS一幀125ms內可處理的指令數為125ms /10ns=12500條。由于所有用戶(hù)均參加同一個(gè)會(huì )議并且話(huà)音幅度按照時(shí)隙數遞增時(shí)DSP的運算處理量最大，因此我們按照上述條件來(lái)計算處理能力。假設一個(gè)會(huì )議發(fā)起時(shí)，可同時(shí)參加的用戶(hù)數為x，則有如下不等式： 26x+254≤12500 其中254為中斷服務(wù)程序的公共指令周期數，26為每個(gè)用戶(hù)對應的指令周期數。 由上式推算出x≤471，而三條McBSP鏈路可同時(shí)處理3×32=96個(gè)用戶(hù)(2M ST-BUS鏈路)或者3×128=384個(gè)用戶(hù)(8M ST-BUS鏈路)，所以會(huì )議電話(huà)的最大用戶(hù)數最終由McBSP決定，即采用2M ST-BUS鏈路時(shí)支持96個(gè)用戶(hù)，采用8M ST-BUS鏈路時(shí)支持384個(gè)用戶(hù)。 使用匯編語(yǔ)言代碼效率高，程序執行速度快。上述算法DMA中斷服務(wù)程序是采用匯編語(yǔ)言來(lái)實(shí)現的，實(shí)踐證明該算法是高效的。 結語(yǔ) 本文介紹的基于TMS320VC5410的會(huì )議電話(huà)解決方案已成功地應用于CDMA系統MSC中， 網(wǎng)上實(shí)際運行充分驗證了該方案具有大容量和高性能價(jià)格比的特點(diǎn)。 參考文獻： 1. TI , TMS320C54x_ DSP Functional Overview. 2. TI ,TMS320VC5410 Fixed-Point Digital Signal Processor Data Manual. 3. TI , TMS320C54x DSP Reference Set Volume 5: Enhanced Peripherals. 4. TI , TMS320C54x DSP Reference Set Volume 1: CPU and Peripherals. 5. MITEL , MT9042C Multitrunk System Synchronizer. |
