|
器件供應商降低制造成本的一個(gè)方法是中止老產(chǎn)品，這樣做就導致微處理器過(guò)時(shí)。那些微處理器核的多個(gè)版本與集成外圍器件的混合使情況更加復雜，對于特殊處理器的結構引起器件過(guò)剩。通過(guò)把外圍設備整合至有微處理器的裸片，供應商可以把微處理器用于大批量的專(zhuān)門(mén)應用。（文中提到的“微處理器”指整個(gè)元件，包括處理器核與集成的外圍設備）。由于應用和標準隨著(zhù)時(shí)間的推移而發(fā)展，微處理器設計的狹窄市場(chǎng)使得微處理器更加容易過(guò)時(shí)。本文闡述設計者面對微處理器（微控制器）過(guò)時(shí)的情況，采用FPGA的可選方案。 考慮這個(gè)選擇之前，首先考慮FPGA作為應對微處理器過(guò)時(shí)的挑戰是很有用的。例如LatticeXP2FPGA，可以實(shí)現68HC11兼容的CPU核，完全可綜合的代碼只要2600個(gè)slice。如圖1所示的68HC11兼容的微處理器，把所有外設集成到這個(gè)器件將增加幾百個(gè)slice。此外，容易適配至當今的FPGA，這個(gè)實(shí)現方案可以比原來(lái)的8-12 MHz 運行快5倍。 圖1 實(shí)現D68HC11微處理器 技術(shù)曲線(xiàn)FPGA使設計者利用技術(shù)曲線(xiàn)，以防止微處理器的過(guò)時(shí)。外圍設備，或者把它們組合在一起或許也會(huì )過(guò)時(shí)。除了處理過(guò)時(shí)的微處理器，針對把周?chē)墓δ苷系紽PGA，FPGA技術(shù)曲線(xiàn)提供了選擇。因此降低了整個(gè)系統的成本，并解除了對其它元件不能繼續供應的擔憂(yōu)�；�SoC的微處理器和FPGA遵從的技術(shù)曲線(xiàn)如圖2所示，用可綜合的RTL，FPGA設計者免于受到將來(lái)器件過(guò)時(shí)的影響，在大批量ASIC的NRE里未提及。 圖2 技術(shù)曲線(xiàn)增加了整合空間 圖2中的技術(shù)曲線(xiàn)展示了微處理器和微控制器的相關(guān)等效邏輯復雜性與FPGA里軟實(shí)現的比較。原來(lái)的微控制器過(guò)時(shí)的時(shí)候，可用的FPGA邏輯密度遠多于實(shí)現微處理器和外設所需的邏輯。這個(gè)額外的邏輯稱(chēng)為外設整合空間，將隨著(zhù)FPGA密度繼續增加而增長(cháng)。圖1中的D86HC11包括了DoCD塊，提供了實(shí)時(shí)，非插入系統調試，以及沒(méi)有整合到原來(lái)微控制器的功能。 FPGA提供了對設計的折衷方法，因此實(shí)現解決方案時(shí)設計者有多種選擇。各種選擇方案如下：選擇方案1：完成再設計（將來(lái)驗證設計） 在此方案中，器件供應商也許提供替代元件，或許不是相同的指令集結構(ISA)。這個(gè)選擇需要完成硬件和軟件的再設計，使用另外的基于元件的微處理器解決方案，或者基于FPGA的解決方案。如果選擇這個(gè)方案，將來(lái)驗證這個(gè)設計是理想的，采用開(kāi)放源代碼軟處理器Harvard結構的32位LatticeMico32。不像GNU公用許可證(GPL)，軟件團體是相同的，用于LatticeMico32的創(chuàng )新開(kāi)放源代碼許可證是用硬件實(shí)現的。它可以移植到任何FPGA或者免費的ASIC。選擇方案2:相同的ISA，較高的整合原來(lái)微處理器元件的軟實(shí)現（μP核和集成外設）編程至FPGA。軟處理器實(shí)現和外圍設備比原來(lái)的元件運行速度高。采用這個(gè)選擇，外設或者時(shí)序環(huán)有任何變化，軟件只要做較小的改動(dòng)。這個(gè)選擇的優(yōu)點(diǎn)是軟件變化最小，降低了電路板的成本，因為電路板的其它功能都整合至FPGA。 選擇方案3：二進(jìn)制兼容，較高的整合 原來(lái)微處理器元件的軟實(shí)現（μP核和集成外設）及精確的時(shí)序編程至FPGA。目標是用原始的二進(jìn)制代碼而不需要修改。通過(guò)整合其它電路板的功能至FPGA，這個(gè)選擇降低了電路板的成本。 選擇方案4：二進(jìn)制兼容，插座兼容（典型方案） 這個(gè)選擇使用中間層電路板實(shí)現FPGA，針對原來(lái)的微控制器，最小化相關(guān)的邏輯有準確的引腳對引腳的替換。除了中間層電路板之外，這個(gè)方法不用改變軟件和硬件。例如，供應商停止68HC11MCU生產(chǎn)。對這個(gè)問(wèn)題評估可能的方法，客戶(hù)也許會(huì )規定替代的部件必須與原來(lái)的功能和時(shí)序一樣，運行相同的二進(jìn)制程序而無(wú)需修改�？蛻�(hù)決定將DCD的D68HC11 IP核用在LatticeXP2FPGA中。LatticeXP2的片上Flash能用于較少部件的簡(jiǎn)單設計，見(jiàn)圖3，因為非易失LatticeXP2不需要外部的Flash存儲器，或者其它的電路下載FPGA配置。 圖3 針對選擇方案4的實(shí)現方案 最初客戶(hù)考慮用完全不同的處理器代替68HC11，但是這個(gè)方法要求取代應用軟件。這是一個(gè)很困難的任務(wù)，因為軟件與68HC11指令和內部的外設緊密相關(guān)。因此轉到新的處理器需要為軟件的再設計付出大量的時(shí)間和精力。結果大多數解決方案是用FPGA取代68HC11。這個(gè)選擇將專(zhuān)注FPGA里D68HC11 IP核的確認，避免改變系統的任何部分（軟件應用，外部電路板元件），系統已完好地運行了15年多。 最重要的要求是能夠得到與原來(lái)的微處理器完全兼容的軟件。必須是運行在D68HC11上相同的二進(jìn)制代碼，對二進(jìn)制代碼的任何改變都是不可接受的。在這樣的情況下，另外的限制是保持指令周期的精確性。這是很關(guān)鍵的，因為軟件會(huì )使用指令循環(huán)構成的時(shí)序延時(shí)。此外，有些功能或外圍接口也許會(huì )依賴(lài)精確根據指令和時(shí)鐘周期確定的執行時(shí)間。使用這個(gè)方法時(shí)，很難達到外設兼容。然而在此情況，所有的數字部分都容易實(shí)現，并具有相同的功能和時(shí)序。大多數現成的IP核都是設計好的，并在DCD核庫中驗證過(guò)。 通常的問(wèn)題是替代微控制器的模擬元件，例如模數轉換器(ADC)，上電/電源故障復位產(chǎn)生和時(shí)鐘振蕩器。數字可編程器件FPGA可以實(shí)現與這些功能相關(guān)的任何數字接口邏輯，但不是模擬電路。 用FPGA取代先前整合的ADC數字功能是可能的。采用外部ADC轉換器和設計D68HC11接口是必須的。因為目前沒(méi)有ADC具有和原來(lái)的元件有相同的精度，要選擇性能好的。要求是有寄存器功能，與原來(lái)的ADC接口相同，包括ADC和CPU之間控制和狀態(tài)信號的翻譯。轉換時(shí)序必須是相同的。這是ADC接口的主要功能，D68HC11的附加模塊在FPGA中實(shí)現。 因此，用FPGA、ADC、時(shí)鐘發(fā)生器和PLCC插座取代了老的器件，構成了小的印刷電路板并直接與客戶(hù)的系統相連。對原來(lái)的電路板無(wú)需開(kāi)發(fā)軟件或改變。 用這個(gè)FPGA實(shí)現的大多數IP核源于DCD庫，且已完全經(jīng)過(guò)驗證。任何新的外設都要設計成與68HC11的要求相匹配。對照舊的外設時(shí)序和功能，要仔細地驗證新的外設。對驗證來(lái)說(shuō)FPGA是理想的，可以在FPGA中立即驗證改變的HDL。 結論 本文中我們強調了微處理器的過(guò)時(shí)問(wèn)題。提出了基于FPGA的選擇方案，向涉及到過(guò)時(shí)微處理器問(wèn)題的設計者提出了基于FPGA的選擇，提供了將來(lái)驗證需要微處理器的新設計方法。說(shuō)明了FPGA如何針對過(guò)時(shí)問(wèn)題的解決方案，以及整合功能、降低電路板成本的一些選擇，并提高了調試設計的可見(jiàn)性。 |
