|
處理器的體系結構定義了指令集（ISA）和基于這一體系結構下處理器的程序員模型。盡管每個(gè)處理器性能不同，所面向的應用不同，每個(gè)處理器的實(shí)現都要遵循這一體系結構。 ARM體系結構為嵌入系統發(fā)展商提供很高的系統性能，同時(shí)保持優(yōu)異的功耗和面積效率。 ARM體系結構的發(fā)展 ARM體系結構為滿(mǎn)足ARM合作者以及設計領(lǐng)域的一般需求正穩步發(fā)展。每一次ARM體系結構的重大修改，都會(huì )添加極為關(guān)鍵的技術(shù)。在體系結構作重大修改的期間，會(huì )添加新的性能作為體系結構的變體。下面的名字表明了系統結構上的提升，后面附加的關(guān)鍵字表明了體系結構的變體。 V3結構 32位地址 T Thumb狀態(tài)：16位指令。 M 長(cháng)乘法支持（32*32=>64或者32*32+64=>64）。這一性質(zhì)已經(jīng)變成V4結構的標準配置。 V4結構 加入了半字存儲操作 D 對調試的支持（Debug） I 嵌入的ICE（In Circuit Emulation） 屬于V4體系結構的處理器（核）有ARM7，ARM7100（ARM7核的處理器），ARM7500(ARM7 核的處理器)。 屬于V4T（支持Thumb指令）體系結構的處理器（核）有 ARM7TDMI，ARM7TDMI-S（ARM7TDMI可綜合版本），ARM710T（ARM7TDMI核的處理器），ARM720T （ARM7TDMI核的處理器），ARM740T（ARM7TDMI核的處理器），ARM9TDMI，ARM910T（ARM9TDMI核的處理器），ARM920T（ARM9TDMI核的處理器），ARM940T（ARM9TDMI核的處理器），StrongARM（Intel公司的產(chǎn)品）。 V5結構 提升了ARM和Thumb指令的交互工作能力 E DSP指令支持。 J Java指令支持。 屬于V5T（支持Thumb指令）體系結構的處理器（核）有ARM10TDMI，ARM1020T （ARM10TDMI核處理器）。屬于V5TE（支持Thumb，DSP指令）體系結構的處理器（核）有ARM9E，ARM9E-S （ARM9E可綜合版本），ARM946（ARM9E核的處理器），ARM966（ARM9E核的處理器），ARM10E，ARM1020E（ARM10E核處理器），ARM1022E（ARM10E核的處理器）， Xscale （Intel公司產(chǎn)品）。屬于V5TEJ（支持Thumb，DSP指令，Java指令）體系結構的處理器（核）有ARM9EJ，ARM9EJ- S（ARM9EJ可綜合版本），ARM926EJ（ARM9EJ核的處理器），ARM10EJ。 V6結構 增加了媒體指令 屬于V6體系結構的處理器核有ARM11。ARM體系結構中有四種特殊指令集：Thumb指令（T），DSP指令（E），Java指令（J），Media指令，V6體系結構包含全部四種特殊指令集。為滿(mǎn)足向后兼容，ARMv6也包括了ARMv5的存儲器管理和例外處理。這將使眾多的第三方發(fā)展商能夠利用現有的成果，支持軟件和設計的復用。新的體系結構并不是想取代現存的體系結構，使它們變得多余。新的CPU核和衍生產(chǎn)品將建立在這些結構之上，同時(shí)不斷與制造工藝保持同步。例如基于V4T體系結構的 ARM7TDMI核還在廣泛被新產(chǎn)品所使用。 新體系結構的發(fā)展動(dòng)力 下一代體系結構的發(fā)展是由不斷涌現的新產(chǎn)品和變化的市場(chǎng)來(lái)推動(dòng)的。關(guān)鍵的設計約束是顯而易見(jiàn)的，功能，性能，速度，功耗，面積和成本必須與每一種應用的需求相平衡。保證領(lǐng)先的性能/功耗（MIPS/Watt）在過(guò)去是ARM成功的基石，在將來(lái)的應用中它也是一個(gè)重要衡量標準。隨著(zhù)計算和通訊持續覆蓋許多消費領(lǐng)域，功能也變得愈來(lái)愈復雜，消費者期望有高級的用戶(hù)界面，多媒體以及增強的產(chǎn)品性能。ARMv6將更有效的對這些新性質(zhì)和技術(shù)進(jìn)行有效的支持。驅動(dòng)RMv6體系結構發(fā)展的市場(chǎng)主要有無(wú)線(xiàn)，網(wǎng)絡(luò )，自動(dòng)化和消費娛樂(lè )市場(chǎng)。ARM在過(guò)去與體系結構的受權者和主要合作者像Intel,Microsoft,Symbian和TI共同定義了ARMv6體系結構的需求。 ARMv6體系結構的提升 發(fā)展ARMv6體系結構的過(guò)程中，精力主要集中在五個(gè)方面： 存儲器管理 存儲器管理方式嚴重影響系統設計和性能。存儲器結構的提升將大大提高處理器的整體性能-尤其是對于面向平臺的應用。ARMv6體系結構可以提高取指（數據）效能。處理器將花費更少的時(shí)間在等待指令和緩存未命中數據重裝載上面。存儲器管理的提升將使系統性能提升30%。而且，存儲器管理的提升也會(huì )提高總線(xiàn)的使用效率。更少的總線(xiàn)活動(dòng)意味著(zhù)功耗方面的節省。 多處理器 應用覆蓋驅動(dòng)系統實(shí)現向多處理器方向發(fā)展。無(wú)線(xiàn)平臺，尤其是2.5G和3G，都是典型的需要整合多個(gè)ARM處理器或ARM與DSP的應用。多處理器材通過(guò)共享內存來(lái)有效的共享數據。新的ARMv6在數據共享和同步方面的能力將使它更容易實(shí)現多處理器，以及提高它們的性能。新的指令使能復雜的同步策略，更大的提升了系統效能。 多媒體支持 單指令流多數據流（SIMD）能力使得軟件更有效地完成高性能的媒體應用像聲音和圖像編碼器。ARMv6指令集合中加入了超過(guò)60個(gè)SIMD指令。加入 SIMD指令將使性能提高2倍到4倍。SIMD能力使發(fā)展商可以完成高端的像圖象編碼 ，語(yǔ)音識別，3D圖象，尤其是與下一代無(wú)線(xiàn)應用相關(guān)的。 數據處理 數據的大小端問(wèn)題是指數據以何種方式在存儲器中被存儲和引用。隨著(zhù)更多的SOC集成，單芯片不僅包含小端的OS環(huán)境和界面（像USB，PCI），也包含大端的數據（TCP/IP包，MPEG流）。ARMv6體系結構，支持混合。結果，數據處理問(wèn)題在A(yíng)RMv6體系結構中更為有效。未對齊數據是指數據未與自然邊界對齊。例如，在DSP應用中有時(shí)需要將字數據半字對齊。處理器更有效處理這種情形需要能夠裝載字到任何半字邊界。當前版本的體系結構需要大量指令處理未對齊數據。ARMv6兼容結構處理未對齊數據更有效。對于嚴重依賴(lài)未對齊數據的DSP算法，ARMv6體系結構將有性能的提高以及代碼數量的縮減。未對齊數據支持將使ARM處理器在仿真其它處理器像Motorola的68000 系列方面更有效。與ARMv5的實(shí)現像ARM10和Xscale，ARMv6是基于32位處理器。ARMv6 可以實(shí)現64位或64位以上的總線(xiàn)寬度。這使得總線(xiàn)等于甚至超過(guò)64位處理器，但功耗和面積卻比64位CPU要低。 例外（EXCEPTION）與中斷 對于實(shí)時(shí)系統來(lái)說(shuō)，對于中斷的效率是要求嚴格的。像硬盤(pán)控制器，引擎管理應用，這些應用中如果中斷沒(méi)有及時(shí)得到響應，那后果將是嚴重的。更有效的處理中斷與例外也能提高系統整體表現。在降低系統時(shí)尤為重要。在A(yíng)RMv6體系結構中，新的指令被加入了指令集合來(lái)提升中斷與例外的實(shí)現。這些將有效提升特權模式下例外處理。 ARM11主要性能 ARM11是ARMv6體系結構的第一個(gè)實(shí)現，ARM11微結構的設計目的是為了高性能，而實(shí)現這一目的流水線(xiàn)是關(guān)鍵。ARM11微結構的流水線(xiàn)與以前的ARM核不同，它包含8級流水，使貫通率比以前的核提高40%。 單指令發(fā)射 ARM11微結構的流水線(xiàn)是標量的（SCALAR），即每次只發(fā)射一條指令（單發(fā)射）。有些流水線(xiàn)結構可以同時(shí)發(fā)射多條指令，例如，可以同時(shí)向ALU和MAC流水線(xiàn)發(fā)射指令。理論上，多發(fā)射微結構會(huì )有更高的效能，但實(shí)踐上，多發(fā)射微結構無(wú)疑會(huì )增加前段指令譯碼級的復雜程度，因為需要更多的邏輯來(lái)處理指令相關(guān)（DEPENDENCY），這將使處理器的面積和功耗變得更大。 分支預測 分支指令通常是條件指令，它們在跳到新指令前需要進(jìn)行一些條件的測試。由于條件指令譯碼需要的條件碼要三四個(gè)周期后才可能有結果，分支有可能引起流水線(xiàn)的延遲。但分支預測將會(huì )有助于避免這種延遲。ARM11微結構使用兩種技術(shù)來(lái)預測分支。首先，動(dòng)態(tài)的預測器使用歷史記錄來(lái)判斷分支是最頻繁發(fā)生，還是最不頻繁發(fā)生。 動(dòng)態(tài)預測器是一個(gè)64個(gè)分錄，4狀態(tài)（StronglyTaken,WeaklyTaken,Strongly notTaken,Weakly notTaken）的分支目標地址緩存（BTAC）。表格大小足夠保持最近的分支情況，分支預測就基于以前的結果。其次，如果動(dòng)態(tài)的分支預測器沒(méi)有發(fā)現記錄，就使用靜態(tài)的分支算法。很簡(jiǎn)單，靜態(tài)預測檢查分支是向前跳轉還是向后跳轉。假如是向后跳轉，就假定它是一個(gè)循環(huán)，預測該分支發(fā)生，假如是向前跳轉，就預測該分支不發(fā)生。通過(guò)使用動(dòng)態(tài)和靜態(tài)的分支預測，ARM11微結構中分支指令中的85%被正確預測。 存儲器訪(fǎng)問(wèn) ARM11微結構存儲器系統的提高之一就是非阻塞（NON-BLOCKING）和缺失命中（HIT-UNDER-MISS）操作。當指令取的數據不在緩存中時(shí)，一般處理器的流水線(xiàn)會(huì )停止下來(lái)，但ARM11則進(jìn)行非阻塞操作，緩存開(kāi)始讀取缺失的數據，而流水線(xiàn)可以繼續執行下一指令（NON-BLOCKING），并且允許該指令讀取緩存中的數據（HIT-UNDER-MISS ）。 并行流水線(xiàn) 盡管流水線(xiàn)是單發(fā)射的，在流水線(xiàn)的后端還是使用了三個(gè)并行部件結構，ALU，MAC （乘加），LS（存�。�。LS流水線(xiàn)是專(zhuān)門(mén)用于處理存取操作指令。把數據的存取操作與數據算術(shù)操作的藕合性分隔開(kāi)來(lái)可以更有效的處理執行指令。在流水線(xiàn)中包含LS部件的ARM11微結構中，ALU或者M(jìn)AC指令不會(huì )由于LS指令的等待而停止下來(lái)。這也使得編譯工具有更大的自由度通過(guò)重新安排代碼來(lái)提高性能。為使并行流水線(xiàn)獲得更大的效能，ARM11微結構使用了亂序完成（OUT-OF-ORDER COMPLETION）。 64位數據路徑 對于目前的許多應用來(lái)說(shuō)，由于成本與功耗的問(wèn)題，真64位處理器并不十分必要。ARM11 微結構在局部合理使用64位結構，通過(guò)32位的成本來(lái)實(shí)現64位的性能。ARM11微結構在處理器整數部件與緩存之間，整數部件與協(xié)處理器之間使用了64 位數據總線(xiàn)。64位的路徑可以在一個(gè)周期內從緩存中讀取兩條指令，允許每周期傳送兩個(gè)ARM寄存器的數據。這使得許多數據移動(dòng)操作與數據加工操作變得更為高性能。 浮點(diǎn)處理 ARM11微結構支持浮點(diǎn)處理。ARM11微結構產(chǎn)品線(xiàn)將浮點(diǎn)處理單元作為一個(gè)選項。這可以方便發(fā)展商根據需求需用合適的產(chǎn)品。 |
