|
中國是全球半導體市場(chǎng)成長(cháng)最快的區域，預計每年增長(cháng)率超過(guò)25%，原因在于中國已經(jīng)成為全球集成電路消費的中心、電子產(chǎn)品巨大的消費市場(chǎng)和整機制造基地，為了貼近終端市場(chǎng)和IC用戶(hù)，SoC測試中心和實(shí)驗室在中國的布局已經(jīng)悄然展開(kāi)，本文將向您介紹SoC測試技術(shù)領(lǐng)域面臨的挑戰和最新的測試技術(shù)趨勢。 目前，IC消耗量的主要增長(cháng)集中在消費電子、數據處理和通信三大領(lǐng)域，其中消費電子包括顯示器、數碼相機、數字電視和視頻游戲機，數據處理包括CPU和存儲器、閃存卡、平面監視器和移動(dòng)PC，通信領(lǐng)域則以數字蜂窩電話(huà)和無(wú)線(xiàn)/有線(xiàn)網(wǎng)絡(luò )為增長(cháng)驅動(dòng)力。IC復雜度的日益提高，迫使設計人員采用更為先進(jìn)的工藝技術(shù)，將更多的功能集成到單芯片內，系統級芯片(System on Chip, SoC)因此受到廣泛應用，目標是進(jìn)一步降低整機系統設計、測試和制造的成本。 目前，0.25和0.18um工藝技術(shù)占據主導地位，0.13um以下工藝技術(shù)已經(jīng)在一些高端產(chǎn)品中得到應用，并呈現急速增長(cháng)的趨勢。采用先進(jìn)設計工藝的結果，是造成設計、掩膜費用在NRE中的比例逐年上升，已經(jīng)由1995年的13%激增為2003年的62%，推出新型芯片受到降低成本需求的強勁驅動(dòng)，但是設計和制造新型芯片的總成本卻因新工藝技術(shù)的應用而急劇增加。 而另一方面，新型電子產(chǎn)品的生命周期越來(lái)越短已經(jīng)是不爭的事實(shí)，它們從切入市場(chǎng)到實(shí)現百萬(wàn)臺的量產(chǎn)規模，時(shí)間通常不到一年，因此，業(yè)界流傳這樣的說(shuō)法：90%的利潤是產(chǎn)品上市后頭六個(gè)月產(chǎn)生的，“Time-To-Market”是整個(gè)半導體產(chǎn)業(yè)僅次于芯片復雜度面對的第二大挑戰。 在緊迫的上市時(shí)間和芯片復雜度日益提高的雙重壓迫下，半導體行業(yè)被迫構建新的外包鏈條，并力圖結成更多的技術(shù)聯(lián)盟，共同推進(jìn)技術(shù)和市場(chǎng)的發(fā)展，其中一個(gè)重要趨勢就是代工廠(chǎng)更傾向于提供一攬子解決方案，幫助集成電路設計公司更快地推出芯片，而業(yè)界占據領(lǐng)先地位的廠(chǎng)家更傾向于采用先進(jìn)的測試技術(shù)，本文試圖對SoC測試領(lǐng)域面臨的挑戰和技術(shù)發(fā)展趨勢做一個(gè)初步探討。 傳統的測試方法和流程面臨的挑戰 傳統的設計和測試方法將設計、調試/驗證、生產(chǎn)測試三個(gè)環(huán)節孤立起來(lái)進(jìn)行，其突出的問(wèn)題是除非首顆芯片制造出來(lái)，否則芯片測試不可能真正完成，如圖1所示。傳統的測試方法和流程由于需要多次反復，因而不能適應復雜的SoC大規模量產(chǎn)的需要，更難降低成本。對于SoC測試來(lái)說(shuō)，人們需要開(kāi)發(fā)更為有效的測試程序，以滿(mǎn)足一次性流片對驗證工具以及生產(chǎn)測試環(huán)節對更具有成本效益的測試軟件的需要。 目前，人們開(kāi)發(fā)測試程序通常沿著(zhù)設計、測試程序開(kāi)發(fā)、芯片原型驗證的思路進(jìn)行，各部分孤立地進(jìn)行任務(wù)分配、需求分析，然后分別執行，測試的過(guò)程還要不斷完善測試軟件。測試程序開(kāi)發(fā)完成之后，還要對測試程序本身進(jìn)行調試，通常需要多次反復修改測試程序，時(shí)間上也需要幾個(gè)月的時(shí)間。這對于“6個(gè)月贏(yíng)得90%利潤”的市場(chǎng)法則來(lái)說(shuō)是難以接受的，解決測試程序本身調試需要較長(cháng)時(shí)間這個(gè)問(wèn)題，迫使人們進(jìn)一步改進(jìn)設計和測試的流程。 一體化測試流程 為了解決上述問(wèn)題，圖2所示是一種新的測試流程。它將工程設計驗證測試流程與生產(chǎn)測試流程并行處理。其核心思想是利用虛擬原型對測試工程和IC設計過(guò)程所需要的測試程序(本身)進(jìn)行查錯和調試，同時(shí)，也將虛擬原型應用到生產(chǎn)測試流程之中，完成面向生產(chǎn)的測試程序的查錯和調試。 為此，首先要根據工程測試結果，進(jìn)行設計中的測試策略規劃，目的是改進(jìn)測試方法，降低測試的復雜性，并根據測試成本和復雜性對測試任務(wù)進(jìn)行定義。而生產(chǎn)測試流程中，測試程序查錯和調試的主要任務(wù)是提高成品率。 FPGA和PLD在搭建虛擬原型，完成對測試程序調試的過(guò)程中扮演著(zhù)重要作用。通過(guò)利用虛擬環(huán)境，可以極大地降低對測試程序進(jìn)行調試所花費的時(shí)間，減少掩膜次數，節省大量、昂貴的掩膜費用，提高成品率，并在加快產(chǎn)品上市時(shí)間的同時(shí)，達到芯片利潤的最大化。 然而，盡管上述方法解決了縮短測試程序調試時(shí)間的問(wèn)題，但是，需要在設計和生產(chǎn)兩條線(xiàn)上同時(shí)對測試程序進(jìn)行調試，因而資金投入上并沒(méi)有顯著(zhù)降低，為此，Credence公司提出了利用光子進(jìn)行SoC測試的新技術(shù)。 基于光子探測的SoC測試技術(shù) 隨著(zhù)芯片復雜度的增加，SoC采用倒裝、打線(xiàn)和多層金屬封裝的方式也越來(lái)越多，許多地方采用傳統的電測手段已經(jīng)相當費時(shí)費力，因此，Credence利用固態(tài)浸入透鏡方法實(shí)現0.25um的成像分辨率，來(lái)完成對SoC關(guān)鍵節點(diǎn)的性能進(jìn)行分析。通過(guò)測試系統配備的高速采集和數據處理能力，半導體制造商能夠快速進(jìn)行設計查錯、故障分析和特征提取，從而極大地縮短產(chǎn)品上市時(shí)間并降低SoC開(kāi)發(fā)的成本。 基于光子探測的SoC測試技術(shù)的基本原理是，利用脈沖信號切換產(chǎn)生的能量，激發(fā)半導體電路內部的電子被激發(fā)出光子，然后通過(guò)高速采集和數據處理系統，將采集的光子轉化為電子信號，通過(guò)對這些電信號來(lái)分析時(shí)序特征，從而達到對SoC關(guān)鍵節點(diǎn)進(jìn)行測試的目的。其目的是加速產(chǎn)品的上市，消除不必要的多次設計修改和不必要的流片循環(huán)。 本文小結 SoC技術(shù)是21世紀初以來(lái)迅速發(fā)展起來(lái)的超大規模集成電路的主流技術(shù)，是電子器件持續集成的最高境界。SoC采用先進(jìn)的超深亞微米CMOS工藝技術(shù)，從整個(gè)系統的角度出發(fā)，將處理機制、模型算法、嵌入式軟件等各層次電路直至器件的設計緊密結合在單個(gè)芯片上，完成整個(gè)系統的功能。 隨著(zhù)SoC應用的日益普及，在測試程序生成、工程開(kāi)發(fā)、硅片查錯、量產(chǎn)等領(lǐng)域對SoC測試技術(shù)提出了越來(lái)越高的要求，掌握新的測試理念、新的測試流程、方法和技術(shù)，是應對消費電子、通信和計算等領(lǐng)域SoC應用對測試技術(shù)提出的挑戰，適應測試和組裝外包發(fā)展趨勢的必然要求。對于中國集成電路測試人員來(lái)說(shuō)，了解中國目前SoC測試技術(shù)發(fā)展面臨的挑戰和發(fā)展方向，掌握市場(chǎng)的動(dòng)態(tài)至關(guān)重要，表1所示為中國目前已經(jīng)具備SoC測試能力的測試中心和實(shí)驗室的一覽表。 |
