|
隨著(zhù)數字信號處理技術(shù)的快速發(fā)展，數字信號處理器(DSP)越來(lái)越廣泛地應用于各種實(shí)時(shí)嵌入式系統中。當系統調試完畢，想脫離仿真環(huán)境并在上電復位后自動(dòng)啟動(dòng)程序代碼運行時(shí)，必須將程序代碼存儲在非易失性存儲器中。Flash存儲器以其大容量和可在線(xiàn)編程等特點(diǎn)已成為DSP系統的一個(gè)基本配置。在系統上電復位后，DSP芯片內部固化的引導裝載器（Bootloader）把應用程序從Flash引導到DSP芯片內高速 RAM中執行。這樣既利用了外部存儲器擴展DSP有限的ROM資源，又可以充分保證用戶(hù)程序的全速運行[1-2]。 本文采用德州儀器公司的16位定點(diǎn)DSP芯片TMS320VC5509A（以下簡(jiǎn)稱(chēng)5509A），其PGE封裝形式只有14根地址總線(xiàn)(A0～A13)，最大只能尋址16KB的Flash存儲器[3]。若要尋址更大地址空間，就需要控制Flash存儲器的高位地址線(xiàn)。常見(jiàn)的解決方案是采用DSP的通用輸入輸出GPIO（General Purpose Input/Output）引腳來(lái)控制Flash的高位地址線(xiàn)，從而實(shí)現Flash存儲器的分頁(yè)訪(fǎng)問(wèn)[5-6]。然而，對于較大容量的Flash存儲器，如本文采用的Am29LV800的容量為512K×16bit，有19根地址線(xiàn)[4]，如果采用上述方法，硬件連接雖然簡(jiǎn)單，但會(huì )占用較多的GPIO引腳，而且以后的系統擴展也不方便。本文介紹了一種基于CPLD快速譯碼的DSP二次引導方法，利用CPLD的時(shí)序嚴格、譯碼速度快、可在線(xiàn)編程等特點(diǎn)，在 DSP的外部存儲器接口EMIF(Exteral Memory Interface)的CE2空間模擬了一個(gè)Flash換頁(yè)寄存器FPR（Flash Page Register），在上電復位后控制Flash的高位地址線(xiàn)，從而實(shí)現Flash的分頁(yè)訪(fǎng)問(wèn)。因此，可通過(guò)二次bootloader程序修改FPR的值，控制Flash的高位地址線(xiàn)，將最終的應用程序加載到RAM中運行。 1 TMS320VC5509A的并行引導模式 1.1 5509A的引導模式 5509A的引導模式選擇是通過(guò)4個(gè)模式選擇引腳BOOTM[3：0]來(lái)配置的，BOOTM3~0引腳分別與GPIO0、3、2、1相連。5509A提供了六種引導模式，即EHPI引導模式、8位/16位并行EMIF引導模式、8位/16位標準串行口引導模式、SPI EEPROM引導模式、USB引導模式以及I2C E2PROM引導模式。本文采用16位并行EMIF引導模式，將BOOTM[3：0]設置為1011即可。 在16位并行EMIF引導模式下，DSP芯片內部固化的Bootloader程序上電復位后，首先從CE1空間首地址0x200000h處開(kāi)始讀取程序代碼，并加載到RAM中運行。 1.2 5509A的引導表格式 程序代碼以引導表的格式存儲在Flash存儲器中。引導表是獨立于所選引導模式的一種特定的格式，包含了用戶(hù)程序的代碼段、數據段、段在RAM中的目標地址以及程序入口地址等其他相關(guān)信息。5509A引導表結構如表1所示。 DSP芯片內部固化的Bootloader的主要功能是將Flash中存儲的引導表按一定順序加載到 RAM中，然后跳轉到32位程序入口地址開(kāi)始執行。引導表文件可以通過(guò)TI公司提供的16進(jìn)制轉換工具生成，一般是hex格式，然后將此hex文件燒寫(xiě)到 Flash存儲器中供Bootloader加載。 2 DSP二次Bootloader的原理及實(shí)現 由上述分析可知，DSP用戶(hù)程序的并行加載過(guò)程是由DSP內固化的Bootloader實(shí)現的。由于5509A的PGE封裝只有14根地址線(xiàn)，最多只能訪(fǎng)問(wèn)到16K×16bit地址空間。對于超過(guò)16KB的用戶(hù)代碼，Bootloader將不能加載全部的引導表文件。因此若要加載超過(guò)16K的用戶(hù)代碼，必須進(jìn)行二次Bootloader。 二次Bootloader的原理是由用戶(hù)自行編寫(xiě)一個(gè)代碼長(cháng)度小于16KB的引導程序（以下簡(jiǎn)稱(chēng) uboot），其功能與DSP內固化的Bootloader相同，用于加載最終的用戶(hù)代碼。在uboot程序中控制Flash存儲器的高位地址線(xiàn)來(lái)訪(fǎng)問(wèn) Flash的其他存儲內容。這樣，DSP上電復位后，Bootloader首先加載uboot并運行，然后uboot又加載最終用戶(hù)代碼，實(shí)現了大于 16K代碼的二次引導。 2.1 DSP與Flash及CPLD的硬件接口 本文采用AMD的 Am29LV800作為DSP的外部存儲器擴展。Am29LV800按8位方式訪(fǎng)問(wèn)，容量為1M字；按16位方式訪(fǎng)問(wèn)，容量為512K字。DSP外圍電路邏輯譯碼及Flash高位地址線(xiàn)模擬由CPLD實(shí)現。Xilinx公司的XC9572XL是一款高性能的CPLD芯片，最高主頻可達178MHz，包含了 72個(gè)宏單元，1 600個(gè)可用門(mén)電路，其TQFP封裝有72個(gè)可用I/O引腳[7]。圖1是5509A與CPLD及Flash之間的硬件接口設計原理圖。 如圖1所示，5509A的地址線(xiàn)A[13：1]與Flash的地址線(xiàn)A[12：0]，A0未用。Flash存儲器被映射到DSP的CE1空間，由片選線(xiàn)CE1經(jīng)CPLD譯碼后選通。其中DSP的地址線(xiàn)A13和A[3：1]與CPLD接口，用于換頁(yè)寄存器FPR的模擬。Flash存儲器的BYTE引腳經(jīng)上拉后接高電平，即按16位方式訪(fǎng)問(wèn)。 2.2 CPLD譯碼VHDL程序設計 目前DSP系統主頻越來(lái)越高，運算速度越來(lái)越快，利用小規模邏輯器件譯碼的方式已不能滿(mǎn)足DSP系統性能的需求。CPLD器件以其嚴格的時(shí)序、快速的譯碼、良好的可編程性成為DSP系統必不可少的部件之一。 本文利用CPLD的快速邏輯譯碼功能，模擬了一個(gè)FPR寄存器來(lái)控制Flash的高位地址線(xiàn)。VHDL語(yǔ)言源程序如下（篇幅有限，這里省略實(shí)體端口聲明及中間信號定義）： begin fce <=ce1； foe <=aoe； fwe <=awe； h_addr <=a13； l_addr <=a3&a2&a1； datain <=d5&d4&d3&d2&d1&d0； facs <=′1′ when h_addr=′1′ and ce2=′0′ and l_addr='000' else ′0′； --CE2 0x400000 FPR：process(facs，awe，reset) begin if reset=′0′ then fa<=″000000″； else if reset=′1′ then if awe′event and awe=′1′ then if facs=′1′ then fa<=datain(5 downto 0)； end if； end if； end if； end process； dataout<=fa when aoe=′0′ and facs=′1′ else ″ZZZZZZ″； d5 <=dataout(5)； d4 <=dataout(4)； d3 <=dataout(3)； d2 <=dataout(2)； d1 <=dataout(1)； d0 <=dataout(0)； fa18 <=fa(18)； fa17 <=fa(17)； fa16 <=fa(16)； fa15 <=fa(15)； fa14 <=fa(14)； fa13 <=fa(13)； end behaviour； 由上述VHDL程序可知，FPR寄存器被映射到了CE2空間的0x401000地址。其中引入A13及A[3:1]地址線(xiàn)的目的是為了便于以后的功能擴展，映射出更多的寄存器，如LCD控制寄存器、UART控制寄存器等。 FPR寄存器定義如表2所示。 FPR寄存器的第5～0位分別控制Flash的高位地址線(xiàn)A18～A13，第7～6位無(wú)效。當DSP 上電復位時(shí)，FPR寄存器的值被設置為全0，此時(shí)Flash的所有高位地址線(xiàn)均處于低電平狀態(tài)，DSP開(kāi)始訪(fǎng)問(wèn)Flash的最低8KB地址單元。復位結束，就可以對FPR寄存器寫(xiě)入值，改變Flash的高位地址，從而實(shí)現Flash的分頁(yè)訪(fǎng)問(wèn)。這樣Am29LV800 Flash的512K字存儲空間相當于被劃分為64頁(yè)(0～63)，每頁(yè)8K字，當程序大于一頁(yè)時(shí)，修改FPR，進(jìn)行軟件翻頁(yè)，讀入下一頁(yè)Flash數據。也可以通過(guò)讀FPR寄存器，了解當前高位地址線(xiàn)的狀態(tài)，此時(shí)FPR寄存器與Flash的地址映射關(guān)系為： Flash地址單元=（FPR<<13）+DSP地址線(xiàn)A[13：1] 2.3 二次Bootloader的實(shí)現 基于上述的設計和分析，要實(shí)現大程序的自動(dòng)引導，可以采用二次Bootloader的方法。首先要設計一個(gè)uboot程序，大小不能超過(guò)一頁(yè)。將 uboot程序燒寫(xiě)到Flash存儲器的第0頁(yè)，也就是DSP上電復位后被固化的Bootloader自行引導的那一頁(yè)。uboot的主要功能是通過(guò)修改 FPR寄存器值，并按照引導表的格式讀取Flash存儲器的其他頁(yè)程序到RAM中，最后跳轉到用戶(hù)程序的32位入口地址開(kāi)始執行。uboot程序中，可以定義一個(gè)16位無(wú)符號整型指針變量，指向CE2空間的0x401000地址，即： unsigned int*FPR=(unsigned int*) 0x401000； 若*FPR=1，即可以訪(fǎng)問(wèn)Flash的第1頁(yè)。 在編寫(xiě)uboot程序和用戶(hù)程序時(shí)，要對存儲器空間重新分配，即在定義CMD文件時(shí)，要注意用戶(hù)程序所占用的存儲空間不能與uboot程序占用的存儲空間重疊。因為uboot首先被加載運行，在運行時(shí)加載用戶(hù)程序，也需要占用RAM地址空間。而且uboot程序代碼長(cháng)度不能超過(guò)一頁(yè)。當燒寫(xiě)Flash時(shí)，必須將uboot程序燒寫(xiě)到Flash的第0頁(yè)，然后將用戶(hù)程序燒寫(xiě)到第一頁(yè)或以后的存儲空間中。 3 實(shí)驗結果 以煤礦井下煤矸分界傳感器為例，測試本文介紹的基于CPLD譯碼的DSP二次Bootloader方法。該傳感器采集放煤時(shí)煤矸石振動(dòng)信號，經(jīng)AD轉換后送入DSP經(jīng)數字信號處理，分析得出煤矸石放落比例[8]。用戶(hù)程序代碼大小為23K字左右，顯然不能夠被固化的Bootloader正常加載，因此必須經(jīng)過(guò)二次Bootloader。 將大小約2K字的uboot程序燒寫(xiě)到Flash第0頁(yè)，用戶(hù)燒寫(xiě)到第1～3頁(yè)。經(jīng)多次測試，該系統從上電復位到開(kāi)始運行用戶(hù)程序，耗時(shí)大約0.3s，而且系統運行穩定可靠。 本文介紹的基于CPLD快速譯碼的DSP二次Bootloader方法，利用CPLD器件的快速譯碼功能，模擬了一個(gè)換頁(yè)寄存器，實(shí)現了大程序的上電后二次引導。與常見(jiàn)的利用GPIO換頁(yè)的方法相比，本方法更有效，通用性更好，不會(huì )占用寶貴的GPIO資源，而且系統擴展方便，接口簡(jiǎn)單。 |
