|
任何企業(yè)都會(huì )面臨這樣一個(gè)需要思考的問(wèn)題，那就是到底應該在人力資源和設備方面投入多少來(lái)實(shí)現贏(yíng)利目標才是好的，尤其是在當前的經(jīng)濟危機下，這個(gè)問(wèn)題變得更加突出。投資過(guò)度會(huì )抹殺利潤的潛在增長(cháng)，而投資不足則又會(huì )讓企業(yè)缺乏抓住市場(chǎng)機遇的資源，甚至深陷無(wú)法實(shí)現其目標的危險之中。 一切的關(guān)鍵就是找到投資與收益之間的最佳平衡，做出明智選擇并采用更靈巧的方式，來(lái)滿(mǎn)足自己的需求。大大小小的企業(yè)在大部分事情上都能夠漂亮地實(shí)現上述平衡。因此，他們能夠集中精力在公司運營(yíng)上，讓長(cháng)期績(jì)效與企業(yè)目標相吻合。 然而在電子產(chǎn)品設計行業(yè)，隨著(zhù) FPGA 等可編程器件的興起，一向舉止明智的企業(yè)開(kāi)始有點(diǎn)失常。他們竟不對成本與效果、長(cháng)期影響與工作流程效率進(jìn)行綜合而全面的考慮，僅著(zhù)眼于短期效益，便對 FPGA 開(kāi)發(fā)硬件與工具匆匆做出選擇。 這一“便利”而沖動(dòng)的選擇可能是一塊價(jià)值幾十美元并且還配套提供免費開(kāi)發(fā)工具的基礎 FPGA 開(kāi)發(fā)板。 “便利”的代價(jià) 不可否人，幾十美元的 FPGA 開(kāi)發(fā)板確實(shí)極富吸引力，但從專(zhuān)業(yè)產(chǎn)品設計經(jīng)濟學(xué)角度來(lái)考慮，這何嘗不是一種有風(fēng)險的選擇。 舉例來(lái)說(shuō)，某種新產(chǎn)品開(kāi)發(fā)成本不低于100萬(wàn)美元，潛在收入會(huì )超過(guò) 1000 萬(wàn)美元，而參與項目的工程師平均工資為 10 萬(wàn)美元，這種情況在當今的行業(yè)中很常見(jiàn)。那么，想想看，如果把這數百萬(wàn)美元開(kāi)發(fā)項目的命脈交到區區幾十 美元的系統投資手中，這些數字看起來(lái)該有多么失衡和錯亂。 盡管通常的審查與權衡工作好像在這里已經(jīng)失敗，但很可能這并不是事實(shí)。因為工程師（可能就是您）根本沒(méi)有進(jìn)行審查和權衡，而是貿然認定只要擁有合適的 FPGA 器件、可用的外設和一系列外部連接器，這種幾十美元的開(kāi)發(fā)板就可行。配套設計工具套件可以免費下載，一旦做出決定，您可馬上開(kāi)始嵌入式硬件開(kāi)發(fā)，而且嵌入式軟件設計人員也向實(shí)際硬件的測試工作邁進(jìn)了一步。 從表面上看這似乎是解決燃眉之急的合理方案，但對涉及數千、甚至數百萬(wàn)美元的專(zhuān)業(yè)設計項目而言，未經(jīng)審核的匆忙決定往往讓您欲速則不達。這種價(jià)格低廉的開(kāi)發(fā)硬件，除了存在質(zhì)量限制外，系統的內在約束大大縮小了可選的設計選擇范圍，而這些限制很可能造成代價(jià)高昂的設計讓步與延誤。 約束之一是 FPGA 器件固定在電路板上，這樣會(huì )限制設計人員只能選擇特定廠(chǎng)商的某一器件系列。如果最初決定選擇具有超額容量的器件，意味著(zhù)您不會(huì )用完所有門(mén)或 I/O，但對于所有其他功能與特性而言，在正式開(kāi)始設計之前必須準確預測。 如果您做出了錯誤的選擇——最終發(fā)現器件運行速度太慢，占用太多功率，需要硬編碼處理器或DSP，或者需要更換——此時(shí)除了尋找替代器件和新開(kāi)發(fā)板之外別無(wú)選擇。新開(kāi)發(fā)板可能只需再花幾十美元，但在新器件繼續現有設計工作幾乎不太可能，這會(huì )進(jìn)而導致必須重新進(jìn)行設計，而使項目開(kāi)發(fā)延誤，代價(jià)高昂。 上述情況的前提是能夠從同一家廠(chǎng)商獲得合適的替代器件，但如果只能從其他廠(chǎng)商獲得可行的替代器件的話(huà)，情況會(huì )變得更糟。此情況下，一旦新器件架構與現有器件架構不兼容，整個(gè)設計只能從頭再來(lái)，從而造成更長(cháng)時(shí)間的延誤及更高成本。與此同時(shí)，嵌入式軟件工程師還要繼續等待您完成嵌入式硬件。 另一個(gè)潛在約束是 FPGA 廠(chǎng)商提供的免費專(zhuān)有工具鏈。雖然這些工具是用于支持廠(chǎng)商的相關(guān)產(chǎn)品和促進(jìn)銷(xiāo)售的，但是它們往往很自然無(wú)法支持競爭對手的產(chǎn)品。因此，如果您為了解決設計問(wèn)題而更換 FPGA 器件廠(chǎng)商，還需要學(xué)習適應新的工具和方法。 綜合上述因素來(lái)看，倉促選擇開(kāi)發(fā)硬件會(huì )嚴重影響對特定項目設計選項的探索。而獲得最佳設計解決方案的可能性也會(huì )非常小，變更器件類(lèi)型會(huì )迫使大量重新設計的，而更換廠(chǎng)商意味著(zhù)需要學(xué)習新的工具與方法。最重要的是，涉及數百萬(wàn)美元的設計項目最終會(huì )陷入危險之中。 粘性問(wèn)題 實(shí)踐過(guò)程中潛伏的真相是幾十美元的低成本方案還會(huì )迫使您為避免額外的工作和延誤而不得不繼續選用特定廠(chǎng)商和器件系列。您在后續設計中使用該廠(chǎng)商的器件與 IP 越多，則整體設計資源就越傾向于鎖定到該廠(chǎng)商。 這意味著(zhù)既定項目會(huì )缺乏設計選擇，而且所帶來(lái)的損害會(huì )蔓延到未來(lái)的設計。在后續項目中再利用以該廠(chǎng)商為中心的設計從一開(kāi)始就會(huì )減少設計可能性，因此您可能會(huì )為了適應廠(chǎng)商的 FPGA 而調整設計，而不是選擇最適合相關(guān)設計的 FPGA，這樣您會(huì )牢牢地受制于單一而死板的設計思路。 為了便于入手，您還很有可能從器件廠(chǎng)商商采購IP內核。這種IP僅適用于該廠(chǎng)商提供的特定范圍的FP GA 器件，因此會(huì )緊緊地依賴(lài)于狹窄的芯片范圍。這種‘粘性 IP’會(huì )讓本來(lái)的設計選擇受限問(wèn)題雪上加霜，因為在探索設計選項時(shí)無(wú)法選擇其他廠(chǎng)商的器件。 其缺陷是，倉促決定采用低成本開(kāi)發(fā)板方案看似確定了設備選擇標準，但事實(shí)上制造出了一種受限的‘依附于廠(chǎng)商的’FPGA 設計環(huán)境。這種環(huán)境甚至從您開(kāi)始設計之前就自然地約束您的設計選擇，迫使您走上死板的預定設計思路，同時(shí)降低設計 IP 對未來(lái)項目的價(jià)值。 那么，為什么那些理智而又聰明的設計工程師經(jīng)常居然采用限制他們設計能力、甚至讓關(guān)鍵項目陷入危險的方法？ 這種認為這是正�；蚩梢宰屓私邮艿墓ぷ鞣绞降南敕〞�(huì )讓人想起FPGA的早期實(shí)施階段——當時(shí)大家把 FPGA 看成一個(gè)容納眾多支持膠合邏輯的簡(jiǎn)便而又高效的受體。此情況下，采用 FPGA 的決定可能是在設計周期的后期做出，而相關(guān)邏輯的功能價(jià)值較低，而且其再利用需求也很低。 隨著(zhù) FPGA 設計逐漸發(fā)展到 SoC 方法，器件和嵌入式硬件設計成為了基本的關(guān)鍵要素。SoC 方法在 FPGA 中部署了處理器、存儲器以及數據處理等更多關(guān)鍵功能元件。選擇使用哪種器件的決定變得至關(guān)重要而且需要在設計早期決定，它容納的設計IP代表著(zhù)巨大、寶貴的設計投資。設計選擇與重用成為嵌入式硬件的關(guān)鍵。 如今，FPGA已經(jīng)發(fā)展成設計的核心或中心平臺。這是超越 SoC 方法的進(jìn)一步發(fā)展，在其中，除了擁有高級功能，FPGA 還可用作設計中軟硬元素的連接結構。處理器、存儲器或 DSP 可以作為軟核心、物理硬件或者同時(shí)作為二者加以實(shí)現，而 FPGA 容納的可重編程層可以把它們全部融合在一起。 現在產(chǎn)品設計的關(guān)鍵差異化要素同時(shí)在軟件和可編程硬件中被定義。所有這一切與 FPGA 功能及其容納的 IP 息息相關(guān)，因此，事后才添加基于 FPGA 的簡(jiǎn)單膠合邏輯的方法雖然在過(guò)去可行，但是現在已經(jīng)不再管用。自由選擇是實(shí)現出色設計方案的關(guān)鍵，缺乏自由選擇會(huì )產(chǎn)生巨大的潛在成本。 問(wèn)題是，面對成千上萬(wàn)的巨大投資，您是否愿意冒險采用低成本 FPGA 開(kāi)發(fā)板并能夠承受它帶來(lái)的影響？ 為獲得設計自由而投資 我們需要的是不會(huì )造成上述限制和設計約束的 FPGA 開(kāi)發(fā)系統。理想情況下需要具備一種能夠通過(guò)插入式FPGA子板系統容納任何器件的可重構開(kāi)發(fā)板。各種子板可按需添加，從而在設計進(jìn)行過(guò)程中逐步提高可用器件選擇范圍。 隨后，嵌入式開(kāi)發(fā)的物理硬件選擇可以擺脫對 FPGA 類(lèi)型及其廠(chǎng)商的依賴(lài)。硬件外設板選擇也是如此，開(kāi)發(fā)板可為通用外設級提供插入式系統，如：LCD 屏幕、I/O 接口或音視頻信號調節，其中還可包含配套 IP，從而可以輕松快速從一個(gè)外設轉移到另一個(gè)外設，或在最終設計中添加相關(guān)硬件。 如果這種系統還可以提供一系列良好的擴展連接器，并具備與其重要性相符的質(zhì)量水平，而非追求低價(jià)格，那么相關(guān)硬件就能夠帶來(lái)自由的設計方法。 下一步是通過(guò)消除 FPGA 設計工具的相同約束而獲得器件自由。采用能夠讓嵌入式硬件設計本身與容納它的器件脫離的目標驅動(dòng)器和‘約束’文件系統可以實(shí)現上述目的。這樣，在修改 FPGA 器件時(shí)只需加載新的約束文件，而設計來(lái)源仍有效，只需進(jìn)行很少，甚至無(wú)需任何重新設計。 最終可以獲得能夠打開(kāi)器件與IP可能性廣闊天地大門(mén)的FPGA開(kāi)發(fā)系統。在最少重新設計的情況下更改器件的能力意味著(zhù)能夠在完全了解真正需求的設計后期進(jìn)行最終器件選擇。雖然仍然受制于特定器件，但是粘性 IP 將不再約束您當前或未來(lái)的設計思路。 最重要的是，FPGA 開(kāi)發(fā)系統的質(zhì)量、靈活性與使用壽命能夠反映大規模產(chǎn)品開(kāi)發(fā)過(guò)程的重要性與投資情況。受限的設計選擇帶來(lái)的財務(wù)風(fēng)險已經(jīng)蕩然無(wú)存，而嵌入式開(kāi)發(fā)人員能夠自由為項目開(kāi)發(fā)的關(guān)鍵部分探索并選擇最佳的設計選項。 |
