|
在數字電視、高端打印機、個(gè)人電腦、數碼相機及機頂盒等消費類(lèi)電子產(chǎn)品領(lǐng)域，愈演愈烈的競爭迫使制造商要求設計工程師在降低系統成本方面竭盡全力，同時(shí)不能以犧牲性能為代價(jià)。 為此，許多存儲器制造商嘗試縮小芯片尺寸、盡可能減少功能集并通過(guò)地址與數據引腳復用減少引腳數目。 但面對降低存儲器子系統成本并保持系統性能方面日益嚴峻的需求，上述方法無(wú)法從根本解決問(wèn)題。 第一代串行I/O SPI設備雖成功降低了成本，但只能滿(mǎn)足小容量和低性能之需。 例如，相比并行NOR，讀取性能降低了將近80%。 高端電子系統設計人員需要更多存儲器和盡可能最佳的性能表現，這是他們設計的競爭力與創(chuàng )新性之源。 面對這樣的挑戰，制造商必須放眼整個(gè)系統而非局限于單獨的組件。 一種新型閃存接口應運而生。 本文將探討SPI 和多I/O SPI緣何能夠提升性能、降低成本并促成種種更具創(chuàng )新性的設計。 串行閃存簡(jiǎn)介 在數字電視、高端打印機、個(gè)人電腦、數碼相機及機頂盒等消費類(lèi)電子產(chǎn)品領(lǐng)域，愈演愈烈的競爭迫使制造商要求設計工程師在降低系統成本方面竭盡全力，同時(shí)不能以犧牲性能為代價(jià)。 為此，許多內存制造商嘗試縮小芯片尺寸、盡可能減少功能集并通過(guò)地址與數據引腳復用減少引腳數目。 但面對降低存儲器子系統成本并保持系統性能方面日益嚴峻的需求，上述方法無(wú)法從根本解決問(wèn)題。 第一代串行外圍接口(SPI)設備雖成功降低了成本，但只能滿(mǎn)足小容量和低性能之需。 例如，相比并行NOR，讀取性能降低了將近80%。 高端電子系統設計人員需要更多存儲器和盡可能最佳的性能表現，這是他們設計的競爭力與創(chuàng )新性之源。 面對這樣的挑戰，制造商必須放眼整個(gè)系統而非局限于單獨的組件。 一種新型閃存接口應運而生。 最初SPI接口的出現使設計簡(jiǎn)化并且降低了成本，同時(shí)充分滿(mǎn)足低端應用所需性能。 SPI設備通常以串行方式讀取信息，或者一次讀取一位，所需連接較少，因而只要更少的引腳。 多I/O SPI提升系統性能 不過(guò)單I/O (SIO) SPI才僅僅是開(kāi)始。 多I/O SPI將性能提升到新的水平。 多I/O (MIO) SPI設備在未改變SPI設備和封裝大小及引腳數的前提下即可支持更高帶寬。 通過(guò)多I/O，設備可以同時(shí)收發(fā)一位、二位或四位的數據，實(shí)現速度的飛躍，但對總引腳（八個(gè)）或活動(dòng)引腳（五個(gè)）的要求并未改變，延續了SIO SPI的獨有優(yōu)勢。 性能的提升意味著(zhù)串行設備可用以支持更快的XIP代碼執行，隱性縮減系統所需RAM容量并使系統啟動(dòng)時(shí)間有所縮短。 與標準串行閃存設備相比，雙I/O（2位數據總線(xiàn)）接口支持雙倍傳輸速率，而四I/O（4位數據總線(xiàn)）接口可將吞吐量提升至原來(lái)的四倍，能夠適應性能要求更高、范圍更廣泛的應用場(chǎng)合。 SPI閃存在單I/O模式下以高達104兆赫(MHz)的時(shí)鐘率支持越來(lái)越高的性能。 在4位模式運行中使用MIO SPI設備時(shí)，80 MHz相當于在320 MHz的有效時(shí)鐘頻率下以高達40MB/s的連續傳輸速率運行閃存。 這是以50 MHz時(shí)鐘率運行的標準串行閃存傳輸速率的6倍多。 此外，與單I/O模式相比，它可減少每個(gè)讀取指令所需的時(shí)鐘數（從40減少到12），從而將隨機存取開(kāi)銷(xiāo)降低70%以上。 為處理日益龐大的數據，四I/O SPI可實(shí)現更快的啟動(dòng)時(shí)間。 以四I/O模式運行的128M MIO SPI（串行時(shí)鐘80MHz）的啟動(dòng)速度是標準128M SIO SPI（串行時(shí)鐘104MHz）的3倍。 相比標準并行NOR（初始存取時(shí)間90ns），以四I/O模式運行的128M MIO SPI（串行時(shí)鐘80MHz）在啟動(dòng)時(shí)要快差不多4倍。 選擇恰當的存儲器子系統 WebFeet（2009年10月）數據顯示，在過(guò)去的二十年間，NOR閃存成長(cháng)為一個(gè)價(jià)值50億美元的巨大市場(chǎng)。 當前生產(chǎn)的NOR閃存有百分之九十采用并行NOR接口。 NOR閃存的優(yōu)勢包括快速隨機存取和高可靠性。 快速隨機存取最適用于橫向尋址架構，在其中主機呈現字節或字級隨機地址，數據傳輸到I/O需要約100ns。 在過(guò)去的幾十年里，并行NOR模式的內存子系統結構使用主機ASIC以實(shí)現芯片內執行(XIP)，從而加速啟動(dòng)和存儲器控制器配置，在某些情況下，將代碼映射到DRAM實(shí)現操作系統代碼執行。 并行NOR接口之所以廣泛應用出自以下幾個(gè)原因。 并行NOR閃存擁有強大的供應商體系，ASIC設計人員和軟件架構設計人員也不想使以前的投入付諸東流，這意味著(zhù)在多年內并行NOR閃存不會(huì )退出市場(chǎng)。 但是，目前許多應用及市場(chǎng)需要新的存儲器解決方案。 對于這些應用，多IO SPI是個(gè)極具競爭力的替代方案。 業(yè)內已對此投入大量努力以改善接口來(lái)滿(mǎn)足更高性能的應用需求。 主機設計人員對其內存子系統需求進(jìn)行評估，發(fā)現SPI可實(shí)現快速初始存取與高性能脈沖串式模式間的平衡。 雖然并行NOR閃存具有橫向尋址功能以實(shí)現快速初始存取，不過(guò)SPI采用了內部多組架構，這是無(wú)縫連續脈沖串應用的理想選擇，其中的代碼或數據可快速傳輸至DRAM用于主機控制器存取。 系統設計人員現在可以根據其存儲器子系統架構所需在并行和串行接口間加以選擇。 對于SPI解決方案的適合應用，從并行閃存到SPI的切換并不只是作用于閃存。 由SPI帶來(lái)的若干系統級優(yōu)勢如下： 1) 簡(jiǎn)化了ASIC存儲器控制器設計，從而降低工程成本并縮短產(chǎn)品上市時(shí)間。 2) 通過(guò)減少約50個(gè)引腳降低了ASIC成本，同時(shí)保留將來(lái)擴展到更高容量的可擴展性。 3) 通過(guò)減少互連降低了印刷電路板(PCB)成本，且小型SOIC8封裝占用更少電路板空間。 在某些情況下，系統設計人員可將六層PCB板簡(jiǎn)化為雙層板。 除了上述系統方面的優(yōu)勢，SPI閃存組件成本也得到降低： 1) 因減少約50個(gè)焊盤(pán)使得芯片尺寸縮小，此外簡(jiǎn)化了SPI芯片上的外圍邏輯。 2) 通過(guò)減少約80%引腳數和封裝材料降低了封裝成本。 SPI另一關(guān)鍵優(yōu)勢在于，容量的可擴展性并不會(huì )增加引腳數。 并行閃存容量每提升一級就需增加一個(gè)地址引腳。 通過(guò)SPI的數據和I/O結構復用功能，系統設計人員可將其用于更高容量的設備，無(wú)需專(zhuān)門(mén)增加ASIC地址引腳。 例如，不同于并行NOR閃存，從32Mb向64Mb或128Mb遷移SPI設計無(wú)需額外的地址引腳。 這使得客戶(hù)電路板設計的容量遷移更為便捷，并能夠向應用程序代碼加入更多功能。 設計周期推動(dòng)SPI應用 使用多I/O SPI可以更輕松地構建新功能，突顯獨創(chuàng )與創(chuàng )新。 通過(guò)減少引腳數，系統設計人員不斷尋求新的方式來(lái)利用高性能SPI設備進(jìn)行創(chuàng )新并使系統應用價(jià)值得到提升。 快速設計周期和不斷降低系統成本是消費類(lèi)產(chǎn)品領(lǐng)域的熱點(diǎn)。 是否選用創(chuàng )新的存儲器子系統，地區因素占很大比重。 中國的OEM和ODM廠(chǎng)商會(huì )在原型設計中裝配許多消費類(lèi)系統級芯片(SoC)設計成品（如數字電視ASIC），產(chǎn)品則銷(xiāo)往本地和出口市場(chǎng)。 為滿(mǎn)足消費類(lèi)產(chǎn)品市場(chǎng)對最高性?xún)r(jià)比的需求，上述地區的設計人員已接受并采納了SPI。 消費類(lèi)產(chǎn)品領(lǐng)域中的應用得益于SPI的例子有許多： 1)替代并行NOR接口后只需更少的ASIC引腳，數字電視設計人員使用節約下來(lái)的引腳另外增加了一個(gè)HDMI端口。 2)多功能打印機利用1個(gè)8針SOIC封裝的SPI接口，降低了印刷電路板的成本。 3)機頂盒的應用從大部分XIP模式遷移到引導XIP 和DRAM請求頁(yè)面調度模式。 4)數碼相機降低了ASIC封裝成本低并減少了引腳，同時(shí)縮小了PCB和存儲器子系統。 除了基于架構的考慮，許多ASIC設計人員的選擇單純?yōu)榻档虯SIC成本，將SPI引腳減少帶來(lái)的節約優(yōu)勢傳遞給最終用戶(hù)。 SPI接口發(fā)展前景 設計人員總是不想使以前的投入付諸東流。 未來(lái)SPI存儲器總線(xiàn)的推廣將提升性能以滿(mǎn)足新的應用需求，同時(shí)提供向下兼容模式，以確保無(wú)縫遷移到創(chuàng )新的SPI存儲器子系統。 本文是對多I/O SPI閃存緣何能夠提升性能以及降低成本的一些見(jiàn)解。 設計工程師應關(guān)注新型閃存接口并探索其他提升系統性能、減少引腳數量以及降低整體系統成本的可能方案。 |
