|
1 引言 近年來(lái)，LDO（Low Dropout）線(xiàn)性穩壓器和DC/DC 變換器等電源管理芯片已廣泛應用于便攜式電子系統中 。但是，開(kāi)關(guān)穩壓器相對線(xiàn)性穩壓器降低了平均輸入電流，提高了效率。Step-Down 電源屬于DC/DC 變換器中的降壓變換器，它的主要缺點(diǎn)是，在輕載時(shí)比如手機待機時(shí)，靜態(tài)電流較高，顯著(zhù)降低了電池的使用壽命，所以在低負載條件下，我們通過(guò)PFM 限流比較器來(lái)控制芯片使之進(jìn)入Idle 模式，這樣就大大延長(cháng)了電池壽命，提高了芯片的效率。 2 本文采用的DC-DC 降壓變換器電路結構 本文采用的DC-DC 降壓變換器結構采用同步校正器代替傳統的二極管，極大地提高了DC-DC 降壓變換器的效率，可達到95%左右。芯片的輸入電壓位于2.7V 至5V 之間，可工作在以下四種模式：固定頻率的強制PWM 模式，同步PWM 模式，idle 模式，關(guān)斷模式。 3 PFM 限流比較器的設計 3.1 比較器輸入級的設計 比較器輸入級為射級耦合的差分輸入級。 圖1 比較器的輸入級 由上圖可知， 則iC1可以近似為 同理 可求得差分跨導為: 在室溫下, T V =26mV , 所以運放跨導等于 此外，電阻R15，R16作為運放負載，可得出放大器輸入級增益表達式如下： 3.2 比較器中間級 比較器中間級由D，E 輸入，A 輸出。MP724，MP725 的作用是減小A 點(diǎn)電壓的變化幅度，使得比較器具有較短的瞬態(tài)響應時(shí)間和較快的速度。 現在計算折疊共源共柵運放的小信號電壓增益，因為|Av|= GmRout ，我們必須計算Gm 和Rout ，而 所以， V 2 A 表達式如下： 圖2 比較器中間級 3.3 比較器輸出級 比較器的輸出級（Active Load inverter）由A 輸入，B 輸出（圖3），進(jìn)一步提高放大器的增益， 因此，放大器總的增益AV 表達式如下： 圖3 PFM 限流比較器電路圖 3.4 PFM 限流比較器電路圖 綜合前面比較器輸入級，輸出級，中間級的設計，可得出圖3 所示的PFM 限流比較器電路圖。當功率管導通時(shí)，對電感電流充電，使得電感電流上升，同時(shí)功率管的漏端電壓下降，電流采樣電路通過(guò)采樣導通功率管的漏端電壓，把采樣得到的電壓LS2，LTH2 輸入到PFM 限流比較器，當功率管的漏端電壓下降到一定程度，使得LS2 達到PFM 限流比較器門(mén)限LTH2 時(shí)，比較器輸出高電平至控制邏輯模塊，從而使芯片進(jìn)入PFM 工作模式以延長(cháng)電池壽命。 4 PFM 限流比較器的仿真 我們采用HSPICE 對圖3 所示的電路進(jìn)行了比較器功能的模擬，由圖4 可見(jiàn)當電感電流上升時(shí)，采樣得到的電壓LS2 下降，當功率管的漏端電壓下降到一定程度，使得LS2 達到PFM 限流比較器門(mén)限LTH2 時(shí)，比較器輸出高電平至控制邏輯模塊，從而使芯片進(jìn)入PFM工作模式以延長(cháng)電池壽命。此外，比較器延遲70nS。 圖4 PFM 限流比較器的仿真 5 結束語(yǔ) 本文成功地設計出一款應用到DC/DC 芯片上的PFM 限流比較器，并通過(guò)HSPICE 進(jìn)行了仿真。結果表明：電路結構簡(jiǎn)單，功耗低，響應速度快，完全滿(mǎn)足新一代DC/DC 產(chǎn)品的要求，且預計投入市場(chǎng)之后將獲得上百萬(wàn)元的效益。 本文作者創(chuàng )新點(diǎn)：本文采用的DC-DC 降壓變換器結構采用同步校正器代替傳統的二極管，極大地提高了DC-DC 降壓變換器的效率，可達到95%左右�；谠揇C-DC 降壓變換器結構設計了一個(gè)新穎的基于Step-Down PWM 電源管理芯片的PFM 限流比較器電路，在輕載時(shí)使芯片進(jìn)入PFM 工作模式，因此能夠延長(cháng)電池壽命并且大幅度的提高Step-DownPWM 電源管理芯片的效率。 |
