【明德?lián)P至簡(jiǎn)設計法系列教程】FPGA畢業(yè)設計案例文檔教程資料

mdykj33

1.《基于至簡(jiǎn)設計法實(shí)現的倒計時(shí)案例》
明德?lián)P設計的倒計時(shí)案例工程,24秒倒計時(shí)，實(shí)現可暫�？蓮臀�,添加代碼即可使用。

http://www.mdy-edu.com/article_cat/info?id=82
2.《基于至簡(jiǎn)設計法實(shí)現的萬(wàn)年歷功能》
明德?lián)P至簡(jiǎn)設計法實(shí)現的萬(wàn)年歷案例，具有年月日計數器，時(shí)間設定功能，自主判斷大月小月平閏年的功能，添加verilog代碼即可使用。
http://www.mdy-edu.com/article_cat/info?id=83
3.《基于至簡(jiǎn)設計法實(shí)現的鬧鐘工程》
明德?lián)P設計的鬧鐘工程案例，有24小時(shí)時(shí)鐘計數器，可設定鬧鐘時(shí)間，可修改時(shí)鐘時(shí)間，當到達鬧鐘設定時(shí)間時(shí)則蜂鳴器響。
http://www.mdy-edu.com/article_cat/info?id=85