脈寬調制(PWM)技術(shù)最初是在無(wú)線(xiàn)電技術(shù)中用于信號的調制,后來(lái)在電機調速中得到了很好的應用。本設計中要求輸出PWM從1Hz~3kHz步進(jìn)式遞增,單步為1Hz。由于89C51的時(shí)鐘最大能取24MHz,單指令周期為0.5μs,計數頻率為%26;#215;10 6Hz。當輸出2999Hz和3000Hz時(shí),若采用89C51內部計數器來(lái)計數,根本無(wú)法區別。因為計數頻率為2MHz,單指令周期0.5μs,而要輸出2999Hz時(shí),計數應為666.889;輸出3000Hz時(shí),計數誚為666.887。因此在本設計中,采用外部定時(shí)器/計數器8254-2。因為8254-2最高計數頻率可達10MHz,能滿(mǎn)足以上設計的要求,另外采用8254-2的工作方式3可輸出方波。當定時(shí)器/計數器8254-2以方式3工作時(shí),在計數的過(guò)程中輸出有一半時(shí)間為高,另一半時(shí)間為低。所以,若計數值為N,則其輸出在前N/2時(shí)可輸出高電平,后N/2時(shí)可輸出低電平,不需要用軟件來(lái)控制高低電平的轉換,但8254-2計數范圍有一定的限制,在采用二進(jìn)制計數時(shí),范圍為0000~9999,最大計數為10 000。此外,為了使分辨率達到要求,還需要考慮程序指令所占用的時(shí)間,尤其是在輸出高頻時(shí),分辨率尤為重要。 1 硬件設計 1.1 8254可編程定時(shí)器/計數器簡(jiǎn)介 Intel公司的8254是8253的改進(jìn)型,操作方式及引腳與8253完全相同。它的改進(jìn)主要反映在2方面:①8254的計數頻率更高,可由直流至6MHz;8254-2可高達10MHz。②8254多個(gè)1個(gè)讀回命令(寫(xiě)至控制器的寄存器),其格式如圖1所示。 這個(gè)命令可以令3個(gè)通道的計數器都鎖存(8253要3個(gè)通道的計數值都鎖存,需寫(xiě)入3個(gè)命令)。另外,8254中的每個(gè)計數器都有1個(gè)狀態(tài)字可由讀回命令令其鎖存,然后由CPU讀取。狀態(tài)字的格式如圖2所示。其中D5~D0即為寫(xiě)入此通道的控制字的相應部分。D7反映了該計數器的輸出引腳。輸出(OUT)為高電平,D7=1;輸出為低電平,D7=0。D6反映時(shí)間常數寄存器中的計數值是否已經(jīng)寫(xiě)入了計數單元中。當向通道寫(xiě)入控制字以及計數值后,狀態(tài)字節中的D6=1;只有當計數值寫(xiě)入計數單元后,D6=0。 本設計選擇8254-2的方式3工作。方式3是一種方波速率發(fā)生器。在這種方式中,當CPU設置控制字后,輸出將為高,在寫(xiě)完計數值后就自動(dòng)開(kāi)始計數,輸出保持為高;當計數到一半計數值時(shí),輸出變?yōu)榈,直至計數?,輸出又變高,重新開(kāi)始計數。若在計數期間寫(xiě)入個(gè)新的計數值,并不影響現行的計數過(guò)程。但是若在方波半周期結束前和新計數值寫(xiě)入后收到GATE脈沖,計數器將在下一個(gè)CLK脈沖時(shí)裝入新的計數值并以這個(gè)計數值開(kāi)始計數。否則,新的計數值將在現行半周期結束時(shí)裝入計數器。 1.2 PWM輸出的硬件設計 本設計選用可編程定時(shí)器/計數器8254-2,其最高計數頻率可達10MHz;充分利用8254-2的3個(gè)定時(shí)器/計數器,采取頻率的分頻輸出,并且不需要外部的信號源輸入,硬件電路簡(jiǎn)化;通過(guò)軟件的處理可以實(shí)現連續(1Hz~3kHz)PWM波的輸出。本設計中將要輸出的PWM波分為3段,分別由8254-2中的3個(gè)定時(shí)/計數器輸出,門(mén)控由P2.2、P2.3、P2.4分別加以控制。在1~20Hz的輸出時(shí),采用定時(shí)器0,計數頻率為10 4Hz,最大計數為10 4,最小計數為500符合要求,21~200Hz的輸出中,采用定時(shí)器1,計數頻率為10 5Hz,最大計數為4762,最小計數為500;在201Hz~3kHz 的輸出中,采有定時(shí)器2,計數頻率為10 7Hz,最大計數為49 751,滿(mǎn)足二進(jìn)制計數的范圍,最小計數為3333。這些計數值可由單片機89C51送給8254-2的數據輸入端,通過(guò)除法運算來(lái)得到這些計數值,由除法運算得到商。所得到的商去程序指令占用的時(shí)間即為所需要的計數值。采用8254-2的3個(gè)定時(shí)器的輸出經(jīng)過(guò)1個(gè)或門(mén)作為CD4046鎖相環(huán)的輸入,同時(shí)經(jīng)過(guò)1個(gè)非門(mén)進(jìn)入89C51的INT1口,申請下降沿中斷;CD4046鎖相環(huán)輸出所需的PWM。 為了防止程序進(jìn)入死循環(huán),增加了外部的硬件看門(mén)狗定時(shí)器IMP813L,其內部的看門(mén)狗定時(shí)器監控UP/UC的工作。如果在1.6s內未檢測到其工作,內部的定時(shí)器將使看門(mén)狗輸出WDO處于低電平狀態(tài),WDO將保持低電平直到在WDI檢測到UP/UC的工作。將WR和WDO連接可使看門(mén)狗超時(shí)產(chǎn)生復位。 具體硬件電路如圖3所示。 2 軟件設計 軟件主要由3部分組成:主程序、鍵盤(pán)掃描程序、中斷處理程序。主程序流程如圖4所示。 主要地址分配如表1所列。 表1 地址分配 30H~31H 顯示頻率的高、低8位 32H~34H 計數時(shí)鐘頻率的高、中、低8位 35H~36H 8254-2所需計數值的高、低8位 37H~38H 緩存顯示頻率的高、低8位(十六進(jìn)制) 40H~43H 顯示緩存區地址(BCD數) (1)中斷處理過(guò)程 當89C51檢測到有INT1中斷時(shí),進(jìn)入中斷處理程序中,首先檢測30H和31H中的內容是否大于20;若不大于20,則門(mén)控為P2.2,選中8254-2,選擇計數器0、方式3、16位二進(jìn)計數, 送上次計算出來(lái)的這次所需要的計數值給8254-2,將10 4送入32H、33H中作為除法運算中的被除數,而30H、31H的內容作為除法運算中的除數,調用除法運算子程序將所得的商送入32H、33H,余數放在35H、36H中。比較余數是否大于除數的一半,若大于除數的一半則所得的商加1,否則商不變放在32H、33H中。假設程序指令所占用的時(shí)間為X/200(其中X為中斷程序中單指令周期的個(gè)數),將32H、33H中的內容減去X/200,即為下次所要送入8254-2的計數值,放在35H、36H中,返回中斷;若大于20,則門(mén)控為P2.3,選中8254-2,選擇計數器1、方式3,送上次計算出來(lái)的這次所需的計數值給8254-2,將10 5送入32H、33H、34H中作為除法運算中的被除數,而30H、31H中的內容作為除法運算中的除數,調用除法運算子程序,將所得的商送入32H、33H中,余數放在35H、36H中。比較余數是否大于除數的一半,若大于除的一半則所得的商加1,否則商不變。假設程序指令所占用的時(shí)間為X/20,將32H、33H中的內容減去X/20即為下次所要送入8254-2的計數值,放在35H、36H中,返回中斷,若大于200,則門(mén)控為P2.4,選中8254-2,選擇計數器2、方式3、二進(jìn)制計數,送上次計算出來(lái)的這次所需的計數值給8254-2,將10 7送入32H、33H、34H中作為除法運算中的被除數,而30H、31H中的內容作為除法運算中的除數,調用除法運算子程序,將所得的商送入32H、33H中,余數放在35H、36H.比較余數是否大于除數的一半,若大于除數的一半則所得的商加1,否則商不變入在32H、33H中。假設程序指令令所占用的時(shí)間為X*5,將32H、33H中的內容減去5X,即為下次所要送入8254-2的計數值,放在35H、36H中,返回中斷。 (2)設置軟件陷阱 當程序進(jìn)入到非程序區,只要在非程序區設置攔截措施,使程序進(jìn)入陷阱,然后強迫程序回到初始狀態(tài)。如對CPU的RST指令對應的字節碼為0FFH,如果不用的程序存儲區預先寫(xiě)入0FFH,則當程序因干擾而“飛”到該區域執行代碼時(shí),就相當于執行1條RST指令,從而達到系統復位的目的。 結束語(yǔ) 采用89C51控制PWM分段,8254-2步進(jìn)式輸出1Hz~3kHz的PWM,可以通過(guò)軟件編程的方法提高分辨率。在有些特殊場(chǎng)合只靠單片機內部的定時(shí)器或模擬電路無(wú)法精確輸出1Hz~3kHz,單步為1Hz的PWM波形時(shí),此設計就顯出其明顯的優(yōu)越性,而且它占用的CPU時(shí)間短。此設計的結構簡(jiǎn)單、成本低、可靠性好、抗干擾能力強,可在控制和測量中得到應用。 |