|
SSPC(固態(tài)功率控制器)是由半導體器件構成的智能開(kāi)關(guān)裝置，用于接通／斷開(kāi)電路，實(shí)現電路保護和接收上級計算機的控制信號并向上位機實(shí)時(shí)反饋其狀態(tài)信息。由于控制邏輯完全由CPLD內部的硬件電路完成，因此與功率器件一起工作時(shí)，具有很好的電磁兼容性和抗干擾能力。研制多開(kāi)關(guān)的SSPC組共享大規�？刂菩酒�，具有相當大的工程實(shí)用價(jià)值，尤其適用于空間有限的場(chǎng)合，如飛機上。 本文充分利用CPLD的特點(diǎn)，設計了具有集成度高、速度快、抗干擾能力強和可靠性高等優(yōu)點(diǎn)的28V直流SSPC。在一塊電路板上集成多個(gè)SSPC，各個(gè)功率開(kāi)關(guān)問(wèn)相互獨立工作，進(jìn)一步提高了功率密度。 1 功能定義 28V直流SSPC應該具有以下功能： (1) 接收上位機的控制信號。該控制信號能夠兼容TTL／CMOS電平，且高電平表示導通，低電平表示關(guān)斷； (2) 根據流過(guò)的SSPC的電流邏輯分析出自身的狀態(tài)，并根據表1中的代碼表示上傳給上位機； (3) SSPC能夠實(shí)時(shí)診斷自身故障，并根據故障的嚴重程度不同，采取不同的保護措施。 2 總體方案設計 28V直流SSPC組的結構如圖1所示。 每路SSPC的取樣電阻上的電壓經(jīng)過(guò)調理電路和低通濾波以后，送到4通道的A／D轉換器的模擬輸入端，A／D轉換器的數據輸出端、狀態(tài)信號和控制信號分別接到CPLD的I／O引腳，便于程序控制A／D轉換器的動(dòng)作。CPLD另外的I／O口可以配置為MOSFET的動(dòng)作命令輸出口線(xiàn)、SSPC的狀態(tài)輸出口線(xiàn)和與上位機相連的控制命令輸入口線(xiàn)；CPLD自身提供的JTAG BST電路，可以方便地測試系統內部測試器件之間的連接和檢驗器件的操作。 由CPLD組成的邏輯判斷電路的主要功能有： (1) 將A／D轉換得到的數據通過(guò)邏輯判斷，綜合出SSPC的工作狀態(tài)并向上位機輸出； (2) 接收上位機的控制命令，結合自身的工作狀態(tài)，綜合得出SSPC的通斷信號，控制MOSFET的開(kāi)通和關(guān)斷。 3 硬件設計 (1) 關(guān)鍵器件選型 電力MOSFET選用IR公司的IRF540N，它的漏-源最大耐壓為IOOV，導通阻抗44mΩ，允許通過(guò)的最大電流33A。其最大優(yōu)點(diǎn)為納秒級的開(kāi)通和關(guān)斷時(shí)間，能夠完全滿(mǎn)足設計需要。 邏輯控制芯片采用ALTERA公司的flex6000系列。該系列采用的OptiFLEX結構增加了器件的有效面積，可用門(mén)的數目達8 000～24 000門(mén)，觸發(fā)器豐富且基于LUT(查找表)結構，能夠滿(mǎn)足系統處理數據的需要。其待機狀態(tài)的電流小于1mA的低功耗模式，具有強功能的I／O引腳和靈活的內部連接等優(yōu)點(diǎn)，從而使其成為設計首選。 (2) 硬件電路的組成 ①電力MOSFET驅動(dòng)和保護電路：采用專(zhuān)門(mén)的驅動(dòng)芯片TC4427，12V供電，如圖2所示。為了抑制電壓和電流的瞬變，MOSFET保護電路采用RCD吸收電路，用以減小器件的開(kāi)關(guān)損耗。 ②取樣電路：利用取樣電阻(一般選用康銅絲)，將流過(guò)負載的電流信號轉化成可測的電壓信號，經(jīng)過(guò)隔離放大器、整流電路、濾波電路、采樣保持器和A／D轉換電路，將數字信號傳送到CPLD進(jìn)行邏輯分析。 ③信號采集和調理電路：通過(guò)隔離放大器，將取樣電阻的電壓調節到A／D轉換器的允許范圍內，經(jīng)過(guò)R-C低通濾波器濾除噪聲信號后，送到A／D轉換器的輸入端。 ④A／D轉換電路：采用12位的四通道A／D轉換器AD7864，與CPLD的接口主要有：a．數據輸出線(xiàn)：與CPLD的I／O口相連；b．控制線(xiàn)：轉換啟動(dòng)信號(CONVST)、片選信號(CS)、通道選擇信號(H／S SEL和SL1～SL4)以及讀寫(xiě)控制信號(RD／WR)等；c．狀態(tài)線(xiàn)：BUSY信號和轉換結束標志(EOC)等。 ⑤隔離電路：CPLD為3V I／O供電和2.5V內核供電，因此采集的SSPC狀態(tài)信號和接收的電力MOSFET控制信號都需要經(jīng)過(guò)電平轉換及電氣隔離，但實(shí)際上要采用光耦隔離的方式進(jìn)行。因為MOSFET的控制信號需要較大的驅動(dòng)電流，如果直接從CPLD輸出來(lái)驅動(dòng)，會(huì )因CPLD電流太小而無(wú)法驅動(dòng)，所以實(shí)際中采用六通道反相器74LF04來(lái)做光耦前一級的驅動(dòng)；接收上位機輸出的控制信號是從光耦輸出來(lái)的，其電流一般不大(Ie＜5mA)，所以可以直接接在CPLD的I／O口上。 4 軟件功能設計 (1) 控制AD7864的動(dòng)作，從數據口讀出轉換的結果。 運用狀態(tài)機的設計方法，AD7864的動(dòng)作可大致分為3個(gè)步驟區間，每個(gè)步驟對應一個(gè)狀態(tài)，每個(gè)狀態(tài)賦予CPLD特定的功能。 ①在步驟S0(CS=1、WR=1、RD=1)時(shí)，A／D轉換之中； ②在步驟S1(CS=0、WR=1、RD=1)時(shí)，監控EOC信號是否由高電平變?yōu)榈碗娖�，�?br /> A／D轉換是否結束； ③在步驟S2(CS=0、WR=1、RD=0)時(shí)，從DB0～DB11讀取轉換的結果。 軟件流程如圖3所示。 (2) 對采集的數據進(jìn)行分析。 數據分析流程如圖4所示。 ①當電流在額定范圍內時(shí)，SSPC正常工作； ②當電流大于額定電流，而小于額定電流的800％時(shí)，SSPC進(jìn)入反時(shí)限保護； ③當電流大于額定電流的800％時(shí)，SSPC立刻跳閘。 下面介紹SSPC的反時(shí)限保護階段的算法推導。 反時(shí)限保護曲線(xiàn)的通用表達式為： 式中：t為以秒為單位的動(dòng)作時(shí)間；k為時(shí)間系數(整定值)；I為測量的電流；Iopr為電流動(dòng)作定值。反時(shí)限保護曲線(xiàn)的陡度，由α、β共同決定。 將上式化為kβ=「(I／Iopr)α-1」t， 離散模型為： 采樣周期△t=20/N(ms)為常數(N為每周期內采樣點(diǎn)數)，M為使等式成立時(shí)累加的采樣周期數；當電流I大于反時(shí)限啟動(dòng)電流Iopr時(shí)，即I／Iopr大于1時(shí)，在每個(gè)采樣周期中斷中將此周期的「(I／Iopr)α-1 」累加，當累加值大于kβ／△t時(shí)，反時(shí)限累計延時(shí)到，保護跳閘。 用VHDL語(yǔ)言實(shí)現的反時(shí)限保護算法流程如圖5所示。 (3) SSPC將內部采集到的電流信號、接收到的控制命令和內部狀態(tài)(包括系統啟動(dòng)的狀態(tài)、電流在不同的范圍內變化、跳閘的條件和從跳閘恢復到正常的條件以及故障切除和未切除時(shí)的系統啟動(dòng)等)經(jīng)過(guò)邏輯判斷后，綜合出MOSFET的導通／關(guān)斷指令，作為驅動(dòng)電路的輸入信號。 軟件流程如圖6所示。 5 試驗結果 該仿真是在A(yíng)LTERA系列CPLD的開(kāi)發(fā)環(huán)境MAX+PLUS II上進(jìn)行的。當在不同的電流值下采集到的四路SSPC負載電流為不同值時(shí)，SSPC的工作情況也不一樣。 (1) 當I／Iopr8時(shí)，SSPC立即跳閘。 (2) 當I／Iopr為1.2(SSPC_1)、2(SSPC_2)、由1.2增加到2(SSPC_3)和5(SSPC_4)時(shí)，SSPC的跳閘時(shí)間分別為402ms、161ms、223ms和26ms。 各個(gè)臨界點(diǎn)的實(shí)驗所得數據經(jīng)過(guò)曲線(xiàn)擬和，得到如圖7所示結果。 試驗結果表明，利用CPLD進(jìn)行SSPC的開(kāi)發(fā)設計，其延遲時(shí)間完全可以通過(guò)編程控制，且各路SSPC之間干擾較少。 CPLD內部的硬件結構決定了系統良好的抗干擾性和高可靠性，非常適合于電力系統方面的控制。因此，采用CPLD應是一個(gè)研究方向。 |
