|
與通用集成電路相比，ASIC芯片具有體積小、重量輕、功耗低、可靠性高等幾個(gè)方面的優(yōu)勢，而且在大批量應用時(shí)，可降低成本�，F場(chǎng)可編程門(mén)陣列（FPGA）是在專(zhuān)用ASIC的基礎上發(fā)展出來(lái)的，它克服了專(zhuān)用ASIC不夠靈活的缺點(diǎn)。與其他中小規模集成電路相比，其優(yōu)點(diǎn)主要在于它有很強的靈活性，即其內部的具體邏輯功能可以根據需要配置，對電路的修改和維護很方便。DSP＋FPGA結構最大的特點(diǎn)是結構靈活，有較強的通用性，適于模塊化設計，從而能夠提高算法效率；同時(shí)其開(kāi)發(fā)周期較短，系統易于維護和擴展，適合于實(shí)時(shí)數字信號處理。本文介紹的就是一種可以應用于軍事偵察的紅外動(dòng)目標識別跟蹤系統的設計。 設計任務(wù)及要求 紅外動(dòng)目標跟蹤與識別系統的輸入信號是紅外攝像機提供的模擬或數字視頻信號。該系統通過(guò)基于C6X系列高速DSP的數字視頻處理卡，實(shí)時(shí)的處理紅外數字視頻序列，完成對運動(dòng)目標的搜索、捕獲、跟蹤、記憶；并且在PC上實(shí)時(shí)顯示紅外視頻圖像，實(shí)時(shí)給出運動(dòng)目標的空間坐標，產(chǎn)生運動(dòng)目標區域的特征數據，完成運動(dòng)目標區域圖像的實(shí)時(shí)存儲或遠程傳輸。硬件模塊需要為系統功能的實(shí)現提供硬件支持，即提供與系統功能相適應的底層物理支持，包括運算處理速度、存儲容量等。 模擬視頻數字化精度要求：AD精度為８bit；數字視頻通道的要求：按RS422傳輸協(xié)議接收數據，像素精度14bit；每場(chǎng)圖像處理時(shí)間＜40ms；搜索到捕獲時(shí)間：0.2～1s；捕獲到跟蹤時(shí)間＜120ms；25幀/s實(shí)時(shí)識別、跟蹤運動(dòng)目標（即當前場(chǎng)數據必須在下一場(chǎng)數據到來(lái)之前處理完畢，并由計算機輸出處理結果，顯示視頻圖像），并給出目標位置及領(lǐng)域圖像；與計算機的接口為PCI接口。 系統總體設計 根據設計任務(wù)和系統要求，本系統大致可分為四個(gè)模塊（見(jiàn)圖1）。 圖1系統模塊組成 UNIT 1模塊基于標準32位＋5V的PCI總線(xiàn)，并配以超大規�？删幊绦酒―SP，FPGA），具有極強的運算、處理能力。 UNIT 2模塊的功能主要實(shí)現是運動(dòng)背景下的動(dòng)目標檢測、跟蹤�？紤]到系統的實(shí)時(shí)性要求，運動(dòng)背景下的動(dòng)目標檢測采用基于攝像機運動(dòng)補償的差分技術(shù)。首先對攝像機運動(dòng)造成的全局運動(dòng)進(jìn)行補償，對補償后的序列圖像進(jìn)行差分運算；然后在差分域搜索目標運動(dòng)引起的運動(dòng)擾動(dòng)區域；最后在原視頻圖像上分割提取運動(dòng)目標。同時(shí)，采用預測技術(shù)對目標的可能位置和存在區域進(jìn)行估計，以實(shí)現實(shí)時(shí)、準確跟蹤（或記憶）目標。系統軟件按照其工作狀態(tài)分為四個(gè)狀態(tài)模塊：搜索、捕獲、跟蹤、記憶跟蹤。系統按照搜索、捕獲、跟蹤、記憶跟蹤四個(gè)狀態(tài)及其轉換運行，以實(shí)現運動(dòng)目標的實(shí)時(shí)檢測與跟蹤。 UNIT 3模塊的主要功能是實(shí)現硬件模塊與上層應用程序的數據通信與信息交互。系統采用了PCI 9054 Target方式的單周期讀/寫(xiě)；在圖像數據傳送的時(shí)候為了滿(mǎn)足每秒25幀圖像的實(shí)時(shí)傳送和處理的要求，采用了PCI 9054的Scatter/Gather DMA方式的數據傳輸。在整個(gè)系統的信息交互中，采用了一次握手協(xié)議，也就是請求一一應答協(xié)議。 UNIT 4模塊的主要功能是向硬件模塊下載DSP跟蹤程序，啟動(dòng)/停止DSP，實(shí)時(shí)顯示場(chǎng)景視頻，對運動(dòng)目標序列進(jìn)行實(shí)時(shí)存儲，對運動(dòng)目標序列的基本特性進(jìn)行實(shí)時(shí)分析和結果的顯示。 系統硬件設計 系統硬件原理框圖如圖2所示，為了設計和描述的方便，我們把硬件模塊的電路結構劃分為以下幾個(gè)單元：視頻接口單元、輸入輸出FIFO視頻圖像存儲器、數字圖像處理單元（DSP）、可編程控制器、與PC的PCI接口電路等。 圖2系統硬件原理框圖 1 視頻接口單元 紅外運動(dòng)目標識別與跟蹤系統的視頻源是紅外攝像機提供的視頻信號。紅外攝像機有兩路視頻輸出，即模擬視頻輸出和數字視頻輸出。本系統要求硬件模塊對兩路視頻信號都能夠進(jìn)行處理。因此，必須對輸入視頻信號進(jìn)行預處理，為數字圖像處理單元（DSP）提供必要的視頻數據和視頻同步數據。視頻接口單元框圖如圖3所示。 圖3 視頻接口單元框圖 2 輸入輸出緩沖FIFO 設置輸入輸出緩沖FIFO的目的是在高速器件和低速器件之間設置一個(gè)緩沖區，可以避免高速器件因等待低速器件的數據而使系統的效率降低。A/D芯片送出的數字信號的時(shí)鐘頻率約為12MHz（模擬通道時(shí)鐘12.51MHz，數字通道時(shí)鐘12MHz），而處理卡上DSP的總線(xiàn)頻率高達50MHz，兩者差異較大，所以采用輸入輸出緩沖FIFO是必要的�；谝陨峡紤]，最終選用Cypress公司的CY7C4275。它的容量為32K×18，最大存取速度可達到l0ns。 3 可編程控制器（FPGA） 在本系統中，FPGA控制了絕大部分單元，包括通道選擇／電平轉換芯片、輸入輸出 FIFO、SRAM、DSP、PCI接口電路等。利用FPGA芯片的系統內可編程（ISP）性能，完成所有DSP外圍芯片的控制邏輯；并在其中設置狀態(tài)寄存器、命令字寄存器和專(zhuān)用寄存器，完成與主機的實(shí)時(shí)通信，接收主機傳送的命令信息和向主機傳送所需要的狀態(tài)信息。 在本系統中，數字信道為14bit，模擬為8bit，需要由FPGA對信號進(jìn)行第一次裝配（區別于DSP為了顯示而對圖像按FGB格式進(jìn)行的第二次裝配），即將數字／模擬信號／數據均轉換為16bit的數據，然后將兩個(gè)16bit數據裝配成一個(gè)32bit的數據。 4 數字圖像存儲器（SRAM） 紅外動(dòng)目標識別與跟蹤系統要完成對運動(dòng)目標的識別與跟蹤。其實(shí)現算法必然涉及到對多幀（差分處理，至少兩幀）視頻圖像的處理。為了給實(shí)現算法提供較為充裕的存儲空間，我們選用的存儲器能容納６場(chǎng)視頻圖像。因此，最后選用的存儲器是Giga Semiconductor公司的兩片GS74116，其每片容量為256K×16bit，存取速度為15ns�？紤]到我們視頻圖像每場(chǎng)的數據量為76800像素，兩片512K的SRAM可以存下至少6張視頻圖像。在本系統中，我們設置了4幀圖像存儲空間，其余空間用于存放目標小圖、DSP裝配數據等，數據空間具體地址分配如圖4所示。 圖4 SRAM數據空間分配 5 數字圖像處理模塊（DSP） DSP采用TI公司的TMS320C6202芯片。我們采用隔點(diǎn)、隔行的亞抽樣。抽樣后，每幀圖像大小約為20KB，總計約需80KB的數據空間，TMS320C6202的片內數據空間足夠所需。我們對DSP芯片的內部空間分配如圖5所示。 圖5 DSP內部空間分配 6 PCI接口電路 由于本系統與PC的接口是PCI接口。為了避免受困于PCI接口繁雜的數據傳送協(xié)議，充分發(fā)揮PCI總線(xiàn)的數據傳送能力，PCI接口電路采用PCI9054芯片。它是PCI總線(xiàn)專(zhuān)用接口芯片，具有數據傳送快、數據傳送簡(jiǎn)單等優(yōu)點(diǎn)。在33MHz的PCI總線(xiàn)工作頻率下，它的最大數據吞吐能力為132MB/s。 PCI9054與DSP的數據交換或通信是通過(guò)DSP芯片內部的兩個(gè)寄存器實(shí)現的，即地址寄存器XBISA；數據寄存器XBD。對PCI9054及DSP芯片而言，它們互相并不能直接訪(fǎng)問(wèn)對方的資源，數據交換必須由這兩個(gè)寄存器中繼，如圖6所示。 圖6 PCI9054與DSP連接圖 系統軟件設計 首先進(jìn)行系統上電自檢，查看系統各部分是否進(jìn)入正常工作狀態(tài)，并將檢測結果送往主機。然后對整機系統進(jìn)行初始化工作，檢測命令字寄存器確定圖像的輸入方式和系統的工作方式，若主機未指定，則進(jìn)入等待狀態(tài)，直到操作員指定系統的工作方式為止，系統進(jìn)入正常工作。系統軟件流程圖如圖7所示。 圖7 系統軟件流程圖 |
