|
S3C2410是三星公司生產(chǎn)的基于ARM920T內核的RISC微處理器,主頻率可達203MHz,適用于信息家電、Smart Phone、Tablet、手持設備、移動(dòng)終端等領(lǐng)域。其中,集成的LCD控制器具有通用性,可與大多數的LCD顯示模塊接口。 PD064VT5是一種用非晶硅TFT作為開(kāi)關(guān)器件的有源矩陣液晶顯示器,該模塊包括TFT-LCD顯示屏、驅動(dòng)電路和背光源,其接口為T(mén)TL電平。分辨率為640 x480像素,可通過(guò)18bit數據信號顯示262 144種色彩。 1 S3C2410的LCD控制器 S3C2410中的LCD控制器可用于傳輸視頻數據并產(chǎn)生必要的控制信號(像VFRAME、VLINE、VCLK、VM等)。S3C2410的輸出視頻數據端口VD [23：0]的示意圖如圖1所示。 通常使用的LCD控制管腳的定義如下： VCLK：像素時(shí)鐘信號; VD [23:0]：LCD像素輸出端口; VM／VDEN／TP:LCD驅動(dòng)器的AC偏置信號(STN)／數據使能信號(TFT)／SEC TFT源驅動(dòng)器數據加載脈沖信號復用端口。 1.1 S3C2410中的LCD控制寄存器 S3C2410的LCD控制寄存器主要有LCDCON1寄存器、LCDCON2寄存器、LCDCON3寄存器、LCDCON4寄存器和LCDCON5寄存器。 1.2 控制流程 由圖1可見(jiàn),S3C2410中的LCD控制器由REGBANK、LCDCDMA、VIDPRCS、TIMEGEN和LPC3600組成。其中REGBANK有17個(gè)可編程寄存器組和256x16的調色板存儲器,可用來(lái)設定LCD控制器;LCDCDMA是一個(gè)專(zhuān)用DMA,可自動(dòng)從幀存儲器傳輸視頻數據到LCD控制器,通過(guò)這個(gè)特殊的DMA,視頻數據可不經(jīng)過(guò)CPU處理就在屏幕上顯示;VIDPRCS可接收從LCDCDMA來(lái)的視頻數據并將其修改到合適數據格式,然后經(jīng)VD[23：0]送到LCD驅動(dòng)器,如4／8單掃描或4雙掃描顯示模式;TIMEGEN則由可編程邏輯組成,可支持不同LCD驅動(dòng)器接口時(shí)序和不同的速率,TIMEGEN用于產(chǎn)生VFRAME、VLINE、VCLK、VM等信號。 FIFO存儲器通常位于LCDCDMA。當FIFO為空或部分為空時(shí),LCDCDMA要求從基于突發(fā)傳輸模式的幀存儲器中取出數據并存入要顯示的圖像數據,而這幀存儲器是LCD控制器在RAM中開(kāi)辟的一片緩沖區。當這個(gè)傳輸請求被存儲控制器中的總線(xiàn)仲裁器接收后,系統存儲器就給內部FIFO成功傳輸4個(gè)字。FIFO的總大小是28個(gè)字。其中低位FIFOL是12個(gè)字,高位FIFOH是16個(gè)字。S3C2410有兩個(gè)FIFO,可支持雙掃描顯示模式。但在單掃描模式下只使用一個(gè)FIFO (FIFOH)。 1.3 TFT控制器操作 S3C2410可支持STN-LCD和TFT-LCD,這里只介紹其對TFT-LCD的控制。TIMEGEN可產(chǎn)生LCD驅動(dòng)器的控制信號(如VSYNC、HSYNC、VCLK、VDEN和LEND等)。這些控制信號與REGBANK寄存器組中的LCDCON1／2／3／4／5寄存器的配置關(guān)系相當密切�；贚CD控制寄存器中的這些可編程配置,TIMEGEN便可產(chǎn)生可編程控制信號來(lái)支持不同類(lèi)型的LCD驅動(dòng)器。而VSYNC和 HSYNC脈沖的產(chǎn)生則依賴(lài)于LCD-CON2／3寄存器的HOZVAL域和LINEVAL域的配置。HOZVAL和L NEVAL的值由LCD屏的尺寸決定： HOZVAL=水平顯示尺寸-1 (1) LINEVAL=垂直顯示尺寸-1 (2) VCLK信號的頻率取決于LCDCON1寄存器中的CLKVAL域。VCLK和CLKVAL的關(guān)系如下(其中CLKVAL的最小值是0)： VCLK(Hz)=HCLK／[(CLKVAL+1)x2] (3) 一般情況下,幀頻率就是VSYNC信號的頻率,它與LCDCON1和LCDCON2／3／4寄存器的VSYNC、VB2PD、VFPD、LINEVAL、HSYNC、HBPD、HFPD、HOZVAL和CLKVAL都有關(guān)系。大多數LCD驅動(dòng)器都需要與顯示器相匹配的幀頻率,幀頻率計算公式如下： Frame Rate=1{[(VSPW+1)+(VBPD+1)+(LINEVAL+1)+(VFPD+1)]×[(HSPW+1)+(HBPD+1)+(HFPD+1)+(HOZVAL+1)]×[2×(CLKVAL+1)／(HCLK)]} (4) 參照PD064VT5的參數和公式(1)、(2)可得出：HOZVAL=639;LINEVAL=479。其余主要寄存器的值在下面給出。 2 PD064VT5的邏輯時(shí)序 PD064VT5的時(shí)序參數如表1所列,圖2所示是PD064VT5的主要操作時(shí)序。根據該時(shí)序要求,設計時(shí)可設定VM／VDEN信號作為L(cháng)CD的ENAB信號,VCLK信號作為L(cháng)CD的NCLK信號。要想得到合適的VM和VCLK波形,就要正確設定寄存器的值,并根據寄存器的值與VM和VCLK波形的關(guān)系設定如下關(guān)鍵寄存器的值： HSPW=10;HBPD=100;HFPD=47; VSPW=1;VBPD=37;VFPD=4 由于S3C2410的HCLK工作頻率大多在100MHz左右,因此,根據公式(3)可設CLKVAL=1。 3 嵌入式Linux下驅動(dòng)程序的開(kāi)發(fā) 圖3所示是S3C2410與PD064VTS的硬件連接電路。 開(kāi)發(fā)該嵌入式系統驅動(dòng)程序時(shí),FrameBuffer可作為出現在Linux2.2.xx內核當中的一種驅動(dòng)程序接口。對應的源文件在linux／driver s／video／目錄下,總的抽象設備文件為fbcon.c。這種接口將顯示設備抽象為幀緩沖區,用戶(hù)可以將它看成是顯示內存的一個(gè)映像。但在使用幀緩沖時(shí),Linux是將顯卡置于圖形模式下的。 根據以上對LCD各主要寄存器設置的分析所得出的結果,筆者開(kāi)發(fā)了基于FrameBuffer機制的S3C2410fb驅動(dòng)程序。下面是調試成功的部分代碼,作用是初始化顯示屏幕和設置LCD控制寄存器的值。 4 結束語(yǔ) 本設計經(jīng)過(guò)硬件方面的調試修改,在S3C2410開(kāi)發(fā)板的VCLK腳和VM腳成功得到了PD064VT5所需的時(shí)鐘信號和復合控制信號;同時(shí)通過(guò)在軟件方面修改S3C2410的驅動(dòng)程序,并經(jīng)編譯整個(gè)系統后再重新寫(xiě)到Flash中,可以在重啟后正確顯示原系統的靜態(tài)啟動(dòng)畫(huà)面,而且畫(huà)面清晰穩定,達到了預期的效果。該裝置可用于工業(yè)控制和車(chē)載通信等領(lǐng)域的顯示輸出設備,如再加上適當的觸摸屏,還可組成方便可靠的輸入輸出設備。 |
