|
以太網(wǎng)是一個(gè)占據絕對優(yōu)勢的固線(xiàn)連接標準。Xilinx? Virtex?-5 以太網(wǎng)媒體接入控制器(以太網(wǎng)MAC)模塊提供了專(zhuān)用的以太網(wǎng)功能，它和 Virtex-5 RocketIO? GTP收發(fā)器以及 SelectIO? 技術(shù)相結合，能夠讓用戶(hù)與各種網(wǎng)絡(luò )設備進(jìn)行連接。在Virtex-5器件中，以太網(wǎng)MAC模塊作為一個(gè)硬件塊集成在FPGA內部。 在Xilinx設計環(huán)境中，以太網(wǎng)MAC是一個(gè)庫原語(yǔ)，名為T(mén)EMAC。該原語(yǔ)包括一對10/100/1000 Mbps的以太網(wǎng)MAC。每個(gè)Virtex-5 LXT器件含有四個(gè)以太網(wǎng) MAC模塊；因此，一個(gè)Virtex-5 LXT設計能夠融合兩個(gè)TEMAC原語(yǔ)。利用標準的Xilinx產(chǎn)品，您可以建立一系列度身定制的數據包處理和網(wǎng)絡(luò )端點(diǎn)產(chǎn)品。Xilinx還提供了一種超頻模式，它能夠使底板的連接速率高達2,000 Mbps。 基于Virtex-4 FX 以太網(wǎng) MAC，Xilinx開(kāi)發(fā)出了Virtex-5 以太網(wǎng) MAC，較之前者，后者在全局時(shí)鐘使用、串行接口的靈活性以及軟件控制復雜度方面都有了較大的改進(jìn)。 本文將介紹Virtex-5 器件中的以太網(wǎng) MAC模塊的功能集，同時(shí)描述Virtex-5 和Virtex-4 FX 以太網(wǎng) MAC之間的區別，指出一些潛在的應用，探索如何使用標準的Xilinx工具將以太網(wǎng)MAC融入用戶(hù)的設計。 支持的接口 Virtex-5 以太網(wǎng) MAC完全符合IEEE802.3規范。圖1 顯示了一個(gè)以太網(wǎng) MAC的模塊結構圖。 圖1：Virtex-5以太網(wǎng)MAC的模塊結構圖 物理接口 您可以單獨配置每個(gè)以太網(wǎng)MAC的物理接口，使其作為五種不同的以太網(wǎng)接口中的一種進(jìn)行工作。 媒體獨立接口(MII)，吉比特媒體獨立接口(GMII)和簡(jiǎn)化的吉比特媒體獨立接口（RGMII）是并行接口。它們通常連接到一個(gè)外部物理層(PHY)芯片以提供速率為 10/100/1000 Mbps 的BASE-T功能。同時(shí)它還支持速率為 10/100 Mbps的半雙工操作以及各種速率條件下的全雙工操作。 串行吉比特媒體獨立接口和1000 BASE-X是串行接口，它們使用以太網(wǎng) MAC中的物理編碼子層(PCS)和物理媒體接入子層(PMA)部分。它們連接到Virtex-5 RocketIO GTP串行收發(fā)器。當與并行接口一起使用時(shí)，SGMII提供了速率為10/100/1000 Mbps的全雙工BASE-T功能。該串行接口大大減少了與外部PHY芯片相連的引腳數量。 當將以太網(wǎng) MAC配置成1000 BASE-X模式時(shí)，PCS/PMA模塊與RocketIO收發(fā)器一起工作，能夠提供與吉比特轉換器(GBIC)或者小型可插式(SFP) 光纖收發(fā)器進(jìn)行直接連接所需要的所有功能。這可以避免1000 BASE-X網(wǎng)絡(luò )應用所需的外部PHY芯片。 控制接口 主機接口為接入以太網(wǎng) MAC模塊配置寄存器提供了通道。配置選項的示例中包括巨幀使能、暫停、單播地址設置以及幀檢驗序列生成。 可以通過(guò)通用主機總線(xiàn)或者設備控制寄存器(DCR)總線(xiàn)（當與處理器連接時(shí)）對主機接口進(jìn)行訪(fǎng)問(wèn)。另外，每個(gè)以太網(wǎng) MAC還有一個(gè)可選的管理數據I/O (MDIO)接口。它允許對外部PHY的管理寄存器和以太網(wǎng) MAC中PCS/PMA內部的物理接口管理寄存器進(jìn)行訪(fǎng)問(wèn)。 客戶(hù)端接口 發(fā)送器的客戶(hù)端接口將幀傳送給以太網(wǎng) MAC。當接收到的數據小于最短的以太網(wǎng)幀長(cháng)度時(shí)，發(fā)送器將該數據加長(cháng)，并且保持最小的幀間距；但是，您可以增加間隔的長(cháng)度，還可以通過(guò)配置發(fā)送器在幀中添加一個(gè)幀檢驗序列。一個(gè)單獨的流控制接口允許您生成暫停幀。在半雙工模式下，信號發(fā)送之間存在沖突，在有效沖突情況下，需要進(jìn)行幀重發(fā)。 接收器接口檢驗傳入幀和信號幀誤差。這里分別提供了好幀信號和壞幀信號。還可以通過(guò)配置以太網(wǎng)MAC以便在檢測到有效的暫停幀之后，暫停和重新啟動(dòng)幀傳輸。 客戶(hù)端接口的數據的寬度通常是8位或者16位。8位接口主要針對標準的以太網(wǎng)應用，它利用一個(gè)125 MHz的時(shí)鐘產(chǎn)生1,000 Mbps的數據率。當使用16比特模式時(shí)，可以在不提高客戶(hù)端接口時(shí)鐘頻率的條件下將數據率提高到2,000 Mbps。 每個(gè)以太網(wǎng) MAC都會(huì )輸出一些統計向量，其中含有發(fā)送和接收數據通路上所看到的以太網(wǎng)幀的信息。Xilinx CORE Generator?軟件免費提供了一個(gè)外部統計模塊。該統計模塊對每個(gè)以太網(wǎng) MAC的發(fā)送和接收數據通路上的所有統計信息進(jìn)行累加。 Virtex-5 以太網(wǎng) MAC 的新特性 在 Virtex-4 FPGA中，僅僅實(shí)現數據通路就會(huì )消耗多達四個(gè)全局時(shí)鐘緩沖器：其中兩個(gè)分別用于發(fā)送和接收客戶(hù)端接口邏輯，另外兩個(gè)分別用于發(fā)送和接收的物理接口邏輯。在 Virtex-5 FPGA 中，Xilinx添加了一個(gè)時(shí)鐘使能特性。您可以把生成的時(shí)鐘用于所有客戶(hù)端邏輯的物理接口。內部產(chǎn)生的時(shí)鐘使能，為在每個(gè)接口保持正確的數據吞吐率提供了一個(gè)方法。這種方法使所需的時(shí)鐘緩沖器數目減少了一半。 DCR 總線(xiàn)尋址 現在Virtex-5 DCR接口為每個(gè)以太網(wǎng) MAC提供了一個(gè)單獨的基地址。這使得共享 DCR 總線(xiàn)接口對軟件驅動(dòng)程序成為透明的。軟件不再需要知道每個(gè)單獨以太網(wǎng) MAC的位地址；硬件根據基地址自動(dòng)選擇正確的比特位。 串行接口改動(dòng) Xilinx對串行接口的操作做了一些改動(dòng)。隨著(zhù)一個(gè)可編程鏈接計時(shí)器的加入，自動(dòng)檢測功能變得更加靈活。您可以在改變自動(dòng)檢測進(jìn)程時(shí)序的同時(shí)縮短仿真時(shí)間。 新添加的單向模式根據IEEE802.3ah-2004規范執行單向使能功能。一旦使能，不管有效輸入是否出現在接收端，以太網(wǎng) MAC都會(huì )進(jìn)行傳輸。 最后，以太網(wǎng)MAC和收發(fā)器可以產(chǎn)生回環(huán)。這使得在回環(huán)狀態(tài)中能夠將閑置狀態(tài)傳輸給鏈接對象，從而確保該鏈接保持活動(dòng)性. Virtex-5 以太網(wǎng) MAC 使用的模型 圖2：在Virtex-5 FPGA上，MAC連接到一個(gè)處理器 Virtex-5 以太網(wǎng) MAC的多功能性使其可以應用在眾多領(lǐng)域。比如，您可以： 可以將該以太網(wǎng) MAC 連接到一個(gè)在網(wǎng)絡(luò )處理或者遠程監測系統中運行協(xié)議棧的處理器上，如圖2所示。 將以太網(wǎng) MAC 連接到一個(gè)在 FPGA 上實(shí)現的數據包處理系統，例如校驗和計算及驗證的卸載引擎或者遠程直接存儲器訪(fǎng)問(wèn)設計。 針對數據包的存儲、橋接或者交換應用，將多個(gè)以太網(wǎng) MAC 連接到專(zhuān)用數據包 FIFO 和外部存儲器。 工具和IP支持 Xilinx通過(guò)CORE Generator軟件、LogiCORE? IP和參考設計對以太網(wǎng) MAC提供支持。 Virtex-5 以太網(wǎng) MAC 封裝 圖3：Virtex-5以太網(wǎng)MAC封裝的模塊結構圖 圖3顯示了一個(gè)HDL封裝的模塊結構圖，它可以從Xilinx的 CORE Generator工具中獲得。 以太網(wǎng) MAC是一個(gè)具有162個(gè)端口和79個(gè)參數的復雜組件。封裝文件使您可以?xún)H對特定應用所需端口的參數和接口輕松進(jìn)行設置。它們的另外一個(gè)優(yōu)勢是簡(jiǎn)化了時(shí)鐘和物理I/O資源的使用。 分級結構使您可以針對自己的應用抽取正確的封裝。 以太網(wǎng) MAC封裝。在最低級別，實(shí)體化一個(gè)單獨的或者雙以太網(wǎng) MAC，同時(shí)在CORE Generator GUI中將它的屬性設置成您偏好的選項。所有未使用的輸入端口接地，未使用的輸出端口保持開(kāi)路狀態(tài)。 模塊級別的封裝。在下一層級，對物理接口以及所要求的時(shí)鐘資源進(jìn)行實(shí)體化。這包括用于串行接口的 RocketIO GTP 收發(fā)器。同時(shí)針對您的配置對時(shí)鐘進(jìn)行優(yōu)化，并且利用時(shí)鐘將輸出同步到您的設計。 LocalLink級別的封裝。在該級別，將 FIFO 添加到客戶(hù)端發(fā)送器和接收器接口。FIFO能夠處理接收時(shí)壞幀的丟失并且以半雙工模式對幀重新傳輸。LocalLink可以作為后端接口使用。 示例設計的封裝。頂層具有一個(gè)演示設計，在這個(gè)設計中接收到的數據經(jīng)過(guò)回環(huán)重新發(fā)送給發(fā)送器。您可以將該設計下載到一個(gè)開(kāi)發(fā)板上，然后利用網(wǎng)絡(luò )設備對該接收器發(fā)出激勵，從而演示硬件中以太網(wǎng) MAC的操作過(guò)程。激勵該設計的接收器輸入和監視該設計發(fā)送器輸出的測試臺也包含在CORE Generator軟件中。 LogiCORE IP 和參考設計 現有的大部分Virtex-4 以太網(wǎng) MAC文檔都可以在Virtex-5 以太網(wǎng) MAC上重復使用。例如，《以太網(wǎng)內核硬件演示平臺》 (XAPP443www.xilinx.com/ bvdocs/cn/appnotes/xapp443.pdf )同樣適用于Virtex-5 以太網(wǎng) MAC。LogiCORE IP，比如以太網(wǎng)統計，已經(jīng)支持這種新的架構。 結論 Virtex-5 以太網(wǎng) MAC為各種網(wǎng)絡(luò )接口提供了一個(gè)經(jīng)濟合算的解決方案，使您能夠以10/100/1000 Mbps的速率連接到BASE-X 和 BASE-T網(wǎng)絡(luò )。Xilinx的軟件工具和 IP 同樣為您充分利用該以太網(wǎng) MAC的改進(jìn)特性提供了相應支持。 注：本文作者分別是Xilinx公司高級設計工程師 Nick McKay、Xilinx公司高級設計工程師 Soma Potluri以及Xilinx公司高級設計工程師Stuart Nisbet三位專(zhuān)業(yè)人士。 |
