|
現代電子設計和芯片制造技術(shù)正在飛速發(fā)展，電路的復雜度、元器件布局以及布線(xiàn)密度、開(kāi)關(guān)速度、時(shí)鐘和總線(xiàn)頻率等各項指標參數都呈快速上升趨勢。當上升時(shí)間超過(guò)傳輸延時(shí)的1/6時(shí)，反射、串擾、振蕩以及傳輸線(xiàn)效應等涉及到的時(shí)序、信號完整性(SI)、EMI等一系列問(wèn)題決定著(zhù)產(chǎn)品設計的成敗。特別是DDR2系統，可支持高達9.6 GB/s的帶寬(FB-DIMMs)，時(shí)鐘頻率高達0.9 GHz，高速DDR2系統的信號完整性和時(shí)序問(wèn)題，己經(jīng)成為設計能否成功的關(guān)鍵因素之一。因此，在印制電路板(PCB)設計完成之前，運用仿真工具對PCB進(jìn)行板級的信號完整性仿真和時(shí)序分析，進(jìn)行分析和設計的優(yōu)化，可以發(fā)現調試過(guò)程中可能產(chǎn)生的問(wèn)題，從而可節約成本、縮短產(chǎn)品的設計周期。 1 模型的選取 在基于計算機分析信號完整性和時(shí)序分析的過(guò)程中，建立實(shí)際驅動(dòng)IC的模型十分關(guān)鍵。目前主要有三種可以用于PCB板級信號完整性分析的模型:SPICE模型、IBIS模型和AMS模型。 IBIS模型由于采用IN和V/T表的形式來(lái)描述I/O單元和引腳的特性，不但方便易得，而且不依賴(lài)于不同的仿真工具，計算量較小。 SPICE模型需要IC廠(chǎng)商提供詳細、準確描述I/O單元的內部設計和晶體管制造參數這些涉及到知識產(chǎn)權的機密數據，所以SPICE模型不易獲取。其分析精度主要取決于模型參數的來(lái)源(即數據的精確性)以及模型方程式的適用范圍。使用不同仿真工具進(jìn)行SPICE模型仿真時(shí)，會(huì )產(chǎn)生不同的分析精度。 AMS建模語(yǔ)言與IBIS模型同樣也是數據形式來(lái)描述IC的特性，可以應用在多種不同類(lèi)型的仿真工具中。AMS模型在PCB板級信號完整性分析中的可行性和計算精度毫不遜色于SPICE和IBIS模型，但目前支持的仿真工具還不是很多。 綜合比較上述三種模型，由于IBIS模型的方便、快捷、具有必要的精確度以及精度不依賴(lài)于仿真工具的優(yōu)點(diǎn)，本文選取IBIS模型進(jìn)行仿真。 2 仿真工具的選取 Mentor公司推出的仿真工具其功能十分強大，Hyperlynx可進(jìn)行多電路板分析，包括趨膚效應、電介質(zhì)損耗效應、損耗傳輸線(xiàn)效應的精確模擬，具有數千兆位信號的內部符號干擾圖表分析功能；可為多位激勵源、抖動(dòng)、眼圖和眼罩定義區域；可以建立隨頻率變化的過(guò)孔模型而進(jìn)行分析；進(jìn)行差分信號模擬和分析來(lái)對包括差分阻抗和不同終端負載的優(yōu)化；Terminator Wizard能夠分析并計算出使用包括串聯(lián)終端、并聯(lián)、并聯(lián)交流電和差分最佳的終端方案；通過(guò)輻射法和傳輸線(xiàn)電流分析來(lái)發(fā)現EMC故障問(wèn)題；支持所有的PCB布線(xiàn)和布局程序[6-7]。 Hyperlynx還可方便地采用IBIS或HSPICE模型進(jìn)行仿真，自帶7 000個(gè)通用IC模型庫，或根據數據簿信息運用可視化IBIS編輯器允許測試和編輯IBIS模式來(lái)創(chuàng )建用戶(hù)的模型。Hyperlynx還具有界面友好、方便易用的優(yōu)點(diǎn)。綜合Hyperlynx的優(yōu)點(diǎn)，本文選取Hyperlynx進(jìn)行仿真分析。 3 設計實(shí)例 下面給出應用Hyperlynx7.7前仿真工具Linesim和級仿真工具Boardsim利用IBIS模型對基于MIPS架構的XLS606 CPU的信號線(xiàn)進(jìn)行分析。 CPU的最大外頻為1 GHz，內存選用Micron公司的DDR2-800，信號線(xiàn)走中間層，參考上下兩層地，因為信號工作頻率達到400 MHz，故布線(xiàn)密度大，很容易出現信號完整性問(wèn)題。 布線(xiàn)前仿真可以根據PCB對信號完整性的要求，幫助設計者合理布置元器件、規劃系統時(shí)鐘網(wǎng)絡(luò )以及確定關(guān)鍵線(xiàn)網(wǎng)的端接策略。在布線(xiàn)過(guò)程中跟蹤設計，隨時(shí)反饋布線(xiàn)效果，確定PCB布線(xiàn)的約束規則，如參數設置和布線(xiàn)約束等(這里不詳細敘述)。 在運用CAD設計工具設計得出具有關(guān)鍵元件布局和關(guān)鍵網(wǎng)絡(luò )的走線(xiàn)的基本元素的PCB后，綜合考慮如電氣、電磁兼容性(EMC)等因素對信號完整性(SI)的影響以及這些因素之間的相互作用，從而進(jìn)行Boardsim布線(xiàn)后的仿真分析與驗證。下面選取一些重要的DQ、DQS、MA網(wǎng)絡(luò )進(jìn)行分析。在進(jìn)行完整PCB的布線(xiàn)后，可以通過(guò)Boardsim導入PCB文件。圖1為地址/控制線(xiàn)在Boardsim中的顯示圖，圖2為差分對DQS在Boardsim中的顯示圖。 在相關(guān)網(wǎng)站上下載該處理器和該型號內存的IBIS模型。根據JESD79-2C DDR2 SDRAM SPECIFICATION的說(shuō)明要求，可以知道地址/命令/控制信號以及DQS差分對或時(shí)鐘信號的DC和AC工作標準對DDR2-800要求如表1所示。根據上述指標可以得出眼圖的數據，然后設置疊層編輯器來(lái)設置特性阻抗值，導入CPU以及存儲器的IBIS模型，根據實(shí)際設計設置網(wǎng)絡(luò )中上拉電阻以及濾波電容的實(shí)際值，可以讀出有效特性阻抗值Z0=54.3 Ω，以及每位周期的值。因為信號頻率為400 MHz，所以每位周期設置為1.25 ns。 從圖3眼圖可以看出，信號在不同DIMM內部和外部的信號質(zhì)量是不同的，在沒(méi)有端接電阻以及布線(xiàn)、阻抗調整的情況下，運行400 MHz的頻率信號十分差，眼圖的寬度、高度、上升斜率等關(guān)鍵指標都不符合JEDEC對DDR2-800的DC/AC規范。 圖4為修改Layout布線(xiàn)和端接電阻以及阻抗值等設計后的仿真眼圖，從圖4可以明顯直觀(guān)地看到，修改之后信號狀況大大改觀(guān)，而且可以直接讀出眼寬、高電平值、低電平值、采樣眼寬等信號眼圖的重要數據，以便于確定硬件和PCB設計。 同理，可以對重要的差分信號和時(shí)鐘信號進(jìn)行仿真。而DDR2中新增加的ODT(On Die Termintation)功能在仿真中可以得到體現。通過(guò)不設置以及設置ODT的值，可以直觀(guān)地在眼圖以及客觀(guān)地在仿真結果數據一欄中得出合成差分信號的質(zhì)量。圖5為差分信號的仿真結果眼圖。 通過(guò)眼圖和數據，可以確定最優(yōu)差分阻抗和ODT值的設置。 高速信號的PCB優(yōu)化設計，可以在PCB的設計階段，運用Hyperlyxn仿真工具和IBIS驅動(dòng)模型，對高速信號設計中的關(guān)鍵信號進(jìn)行完整性仿真和時(shí)序分析、EMI仿真、分析和優(yōu)化，可以發(fā)現PCB制好后調試中可能出現的問(wèn)題，從而可以節約成本、縮短產(chǎn)品的設計時(shí)間。 |
