|
利用計算機進(jìn)行數據采集與控制一直都是研究的熱點(diǎn)。大部分數據采集與控制系統都是做成插卡的形式；然而，對于日益普及應用的筆記本電腦而言，由于沒(méi)有提供擴展插槽，不能夠直接做成插卡的形式，因此就需要充分利用筆記本提供的外圍接口，例如并口、串口等來(lái)實(shí)現。由于串口速度的限制，對于速度比較高的數據采集與控制系統，往往采用計算機的并口。這幾年在國內已經(jīng)有很多大在做利用增強型并行口（EPP）與外界進(jìn)行通信這方面的工作，但大部分都是與一些簡(jiǎn)單外圍電路的通信與控制（例如FIFO、A/D轉換器），很少有人涉及到與DSP的通信。我們所設計的并口與ADSP2181的接口，為和外圍復雜電路進(jìn)行通信提供了一種途徑。 一、EPP并口 最常見(jiàn)的計算機并口模式是SPP模式（標準并行口）。 該模式數據傳輸是單向的，如果要完成數據的輸入就不得利用狀態(tài)線(xiàn)。故讀入一個(gè)數據就需要進(jìn)行好幾次的I/O讀周期，因此傳輸速度就不可能做到很高，僅能做到150KB/s。其外圍設計電路并不比EPP簡(jiǎn)單，因此SPP在數據采集與控制系統中很少應用。 1992年，intel、Xicom與Zenith公司共同制定了EPP1.7標準，并在隨后的時(shí)間里對該增值修訂與完善。對于EPP標準而言，現在主要有EPP1.7與EPP1.9兩種標準；對于用戶(hù)而言，它們在具體的應用中并沒(méi)有什么不匹配的地方。 EPP協(xié)議與標準并行口兼容而且能夠完成雙向數據傳輸的協(xié)議。它提供了四種數據傳送周期：數據讀周期、數據寫(xiě)周期、地址讀周期、地址寫(xiě)周期。數據周期一般用于主機與外設之間進(jìn)行數據傳送；地址周期一般用于傳送地址、通道、命令和控制等信息。在實(shí)際操作中，兩者并沒(méi)有太大的區別。幾乎可以把地址周期看到另外一種的數據周期。僅有的區別將在后面說(shuō)明。 表1給出了EPP協(xié)議中各引腳的信號的定義與描述。 表1 EPP中各引腳的定義與描述 EPP信號名 EPP信號方向 EPP信號描述對應并口引腳 Nwrite 輸出低電平寫(xiě)，高電平讀 1 Ndatastb 輸出低有效，進(jìn)行數據讀寫(xiě) 14 Naddstb 輸出低有效，進(jìn)行地址讀寫(xiě) 17 Ninit 輸出低有效，得置外設 16 Intr 輸入外設斷，外設對機產(chǎn)生中斷請求 10 Nwait 輸入低有效，外設響應信號 11 AD[0..7] 雙向雙向數據/地址總線(xiàn) 2～9 用戶(hù)定義輸入用戶(hù)可靈活定義 12 用戶(hù)定義輸入用戶(hù)可靈活定義 13 用戶(hù)定義輸入用戶(hù)可靈活定義 15 圖1是EPP數據讀周期的時(shí)序圖。讀操作是在一個(gè)I/O周期內完成的。這就是說(shuō)用EPP傳輸數據，可以達到500KB～2MB/s的傳輸速率。由于Nwait是互鎖形式的握手信號， 故數據的傳輸以接口的最慢的設備來(lái)進(jìn)行，可以是主機，也可以是外設。因此設計外圍電路就比較靈活。 EPP模式是在BIOS里進(jìn)行設置的。需要設置的主要是基地址以及中斷號�；刂纷詈迷O置成378H或278H，而不要設置成3BCH，因為3BFH后面的端口可能為其它設備所占用。EPP共有8個(gè)I/O地址端口（假如基地址為378H）；378H為SPP的數據口；379H為SPP的狀態(tài)口；37AH為控制口；37BH為地址讀寫(xiě)口；37HC為數據讀寫(xiě)口；37DH～37FH可以由用戶(hù)定義，主要用作16bit與32bit I/O數據讀寫(xiě)輔助口。通過(guò)對端口基地址+4的I/O讀寫(xiě)就可以產(chǎn)生EPP的數據讀寫(xiě)周期，對基地址+3的I/O讀寫(xiě)就可以產(chǎn)生EPP的地址讀寫(xiě)周期。奪址讀寫(xiě)周期與數據讀寫(xiě)周期的主要區別就是數據讀寫(xiě)可以做32bit與16bit的I/O讀寫(xiě)，而地址讀寫(xiě)周期只能夠做8bit的I/O讀寫(xiě)（主要因為它沒(méi)有輔助的端口）。在C語(yǔ)言里面，可以用端口讀寫(xiě)函數outportb()、inportb()、outport()、inport()來(lái)實(shí)現EPP的讀寫(xiě)操作，相應的控制信號由計算機自動(dòng)產(chǎn)生。 二、ADSP2181的IDMA接口 ADSP2181是AD公司制造的ADSP21XX定點(diǎn)DSP系列的一種。它的指令周期為30ns，足以滿(mǎn)足信號的實(shí)時(shí)處理。它內部有16MB的程序存儲區（PM）與16MB的數據存儲區（DM）。外圍接口可以通過(guò)IDMA與I/O的方式對存儲區進(jìn)行訪(fǎng)問(wèn)。其IDMA操作的最大優(yōu)點(diǎn)IDMA的讀寫(xiě)操作并不影響ADSP2181程序的運行。但是需要注意的是ADSP2181與外設不能夠同時(shí)對同一個(gè)存儲區進(jìn)行讀寫(xiě)，否則，會(huì )引起數據紊亂。 IDMA端口主要有以下幾個(gè)信號線(xiàn)：nIRD(輸入、讀選通)、nIWR(輸入、寫(xiě)選通)、nIS(輸入、IDMA選通)、IAL（輸入、地址鎖存使能）、IDA0～15（地址/數據復用線(xiàn)）、nIACK(輸出、DSP響應信號)。 IDAM讀寫(xiě)的初始地址與存儲區的類(lèi)型由ADSP2181內部專(zhuān)門(mén)的寄存器來(lái)控制。每進(jìn)行一次讀寫(xiě)，則該初始地址就自動(dòng)加1。該寄存器呵以由ADSP2181來(lái)設置，也可以由外設電路通過(guò)IDMA操作來(lái)完成。 IDMA讀周期的時(shí)序圖如圖2所示。IDMA寫(xiě)周期的時(shí)序圖如圖3所示。需要注意的是在IDMA讀周期中，nIWR為高電平，IAL為低電平，在IDMA寫(xiě)周期時(shí)序中，nIRD為高電平，IAL為低電平。 三、接口電路以及整體設計的考慮 圖4是我們設計的接口電路框圖。并口控制線(xiàn)包括Ndatastb、Naddstb、Ninit；DSP控制線(xiàn)包括nIS、nWRITE、nREAD、IAL。 其中可編程邏輯器件是該電路的核心器件。由于并口只能進(jìn)行8bit的讀寫(xiě)操作，而ADSP2181是16bit的總線(xiàn)，因此若要進(jìn)行通信，必須設計好組合邏輯。如果采用分立元件，則電路比較復雜，調試起來(lái)比較麻煩，并且電路固定好以后，不可能進(jìn)行其它方式的通信；而采用可編程邏輯器件EPLD，只需要修改器件的邏輯與更改外部引腳的定義就可以實(shí)現其它傳輸協(xié)議，如ECP或者其它并口的通信，并且調試起來(lái)也比較方便。 我們所選用的可編程邏輯器件是Altera公司的EPM7128S系列。它有2500個(gè)可用門(mén)，128個(gè)宏單元、2個(gè)全局時(shí)鐘，可以完成EPP與ECP電路的邏輯設計。同時(shí)支持在線(xiàn)編程，可以很方便地對程序進(jìn)行下載。該器件用MAXPLUS II系列的軟件進(jìn)行編程，這種軟件支持圖形、語(yǔ)言等多種設計文件。 由于采用可編程器件，因此電路還可以采用ECP協(xié)議。ECP協(xié)議支持DMA的傳輸方式。最主要的是在進(jìn)行大批量的數據傳輸的時(shí)候可以節省很多系統資源；但在傳輸速度上并沒(méi)有大的提高。該協(xié)議設計起來(lái)比EPP協(xié)議復雜很多，需要開(kāi)發(fā)相應的硬件驅動(dòng)程序。因此在我們設計的電路中，仍然采用EPP協(xié)議來(lái)實(shí)現。 四、EPP并口傳輸速度的測試 讀寫(xiě)程序是用VxD編寫(xiě)的。VxD(Virtual Device Driver)是用來(lái)擴展Windows操作系統功能的程序，也是一個(gè)管理硬件設備或者已安裝軟件等系統資源的32位可執行程序，并可以使得幾個(gè)應用程序同時(shí)使用這些資源。Windows通過(guò)使用VxD允許基于Windows的應用程序實(shí)現多任務(wù)。VxD在與Windows的連接工作中處理樹(shù)熊怕，并在不影響其它應用程序執行的情況下為特定的應用程序執行I/O操作。由于設備接收工作中處理中斷，并在影響其它應用程序執行的情況下為特定的應用程序執行I/O操作。 測試結果如表2所列。 表2 各種方式讀速率的比較 方式1（字節讀寫(xiě)）方式二（字讀寫(xiě)）方式三（雙字讀寫(xiě)）方式四（字讀寫(xiě)） 平均速率/（KB/s） 850 950 1050 800 方式一：VxD編程中以字節來(lái)讀； 方式二：VxD編程中以字來(lái)讀； 方式三：VxD編程中以雙字來(lái)讀； 方式四：用C語(yǔ)言的inport()函數進(jìn)行讀寫(xiě)。 由于我們只關(guān)心從DSP中讀的速率，從表2中看出可以做到1050KB/s的速率，基本滿(mǎn)足我們要求。對于用C語(yǔ)言來(lái)編寫(xiě)并口操作的程序可以通過(guò)嵌套匯編來(lái)提高傳輸速度。 總結 采用EPP協(xié)議設計計算機與外設的通信是一種新穎的設計方法。在設計電路時(shí)采用可編程器件來(lái)設計控制邏輯將是電子設計的一個(gè)趨勢，將使電路的擴充性與靈活性得到很大的提高。 |
