嵌入式MCU硬件設計

hmf123

MCU設計

　　硬件設計

　　目前，Samsung、FreeScale、Atmel、NXP、TI、ST等大公司已經(jīng)大規模推出各類(lèi)MCU，而且各具特色，因此設計具有自主知識產(chǎn)權的MCU應在系統架構等方面有別于這些大公司，一是避免侵權，二是更有利于市場(chǎng)競爭。同時(shí)應做好產(chǎn)品的規劃：從簡(jiǎn)單到復雜，從單一產(chǎn)品到系列產(chǎn)品，設計平臺不斷維護與更新，設計軟件不斷維護與升級，設計人員的水平不斷提高。主要包括以下幾個(gè)方面：

　�。�1）體系架構分析、設計和驗證

依據設計規格書(shū)中的性能指標和功能指標，首先需要制定設計方案：選取幾款CPU以及所有用到的IP核進(jìn)行系統級設計，從整體上評估MCU的系統架構、CPU的性能指標、IP核的功能特性等方面�；�于幾種選定的目標工藝給出相應的數據分析，確認是否能夠滿(mǎn)足設計目標的要求，從而確定基本的設計方案，然后再根據具體的設計結果進(jìn)行相應的優(yōu)化。

　�。�2）時(shí)鐘和復位方案設計

時(shí)鐘和復位對整個(gè)電路而言起到了至關(guān)重要的作用。如果這兩路信號有問(wèn)題，則電路不能正常工作。因此，需要作出詳盡的時(shí)鐘方案和復位方案，需要給不同的外設提供不同的時(shí)鐘：USB單獨時(shí)鐘、CPU等高速外設一個(gè)時(shí)鐘、UART等低速外設一個(gè)時(shí)鐘。

　�。�3）總線(xiàn)方案設計

　　采用何種總線(xiàn)、何種組合方式、總線(xiàn)的數量等關(guān)系到MCU性能的發(fā)揮。以AMBA總線(xiàn)為例，通常的用法是AHB接高速外設，再通過(guò)AHB到APB總線(xiàn)橋來(lái)訪(fǎng)問(wèn)低速外設。有時(shí)為了提高外設的訪(fǎng)問(wèn)速度，一個(gè)MCU內部可能有兩條APB總線(xiàn)；也可能有兩條AHB總線(xiàn)。指令和數據分離，一條用來(lái)數據傳輸或圖像處理，另一條用來(lái)通用控制。還可能有多層AHB的互連矩陣，便于多個(gè)Master可以同時(shí)訪(fǎng)問(wèn)多個(gè)不同的高速外設，從而大幅度提高M(jìn)CU系統性能。因此，總線(xiàn)方案的制定須依據產(chǎn)品的具體應用來(lái)確定。

　�。�4）功耗管理方案設計

　　低功耗是MCU的突出特點(diǎn)之一，因為MCU中集成了多種低功耗管理策略：不僅在邏輯上采用門(mén)控時(shí)鐘、門(mén)級優(yōu)化的方式，而且還在物理上采用多閾值電壓、多電源域、門(mén)控電源等方式；同時(shí)更在功能模式上采用了多種模式：正常運行模式、睡眠模式、深度睡眠模式、掉電模式等，并嚴格規定各種模式下運行和關(guān)閉IP核的種類(lèi)以及各種模式之間的進(jìn)入和退出流程。這既保證了電路的功能，又保證了電路的性能。

　�。�5）中斷處理方案設計

　　中斷是MCU一項很重要的功能。通過(guò)中斷控制，CPU可以快速響應外設的請求。中斷處理一般包括中斷源的數量、優(yōu)先級、是否可屏蔽、是一般中斷還是快速中斷等，通常需要設計一個(gè)專(zhuān)用模塊來(lái)進(jìn)行中斷處理。有時(shí)為了提高設計效率，IP銷(xiāo)售商也提供標準的基于A(yíng)HB或APB等總線(xiàn)接口協(xié)議的IP核。如果此類(lèi)IP核能夠滿(mǎn)足系統對于中斷處理情況的要求，也可以選用。

　�。�6）存儲器管理方案設計

　　存儲器是MCU中占面積較大的模塊。一個(gè)MCU中可能同時(shí)含有ROM、SRAM和FLASH三種存儲器：ROM用于放置BootLoader、IP Drivers等，SRAM用于提高軟件運行速度、存放臨時(shí)數據，FLASH用于存放應用程序和數據。由于FLASH的讀寫(xiě)速度比較慢，為了提高FLASH的讀寫(xiě)速度，可以采用預取緩沖器和寫(xiě)緩沖器來(lái)加速指令和數據的緩沖。由于各個(gè)存儲器都有自己的地址空間，因此很方便用戶(hù)訪(fǎng)問(wèn)。為了便于系統管理，通常設計一個(gè)存儲器管理模塊，并在系統控制模塊中設計對應的控制寄存器。

　�。�7）在線(xiàn)調試方案設計

　　目前，比較常用的在線(xiàn)調試方式為串行調試，如JTAG、EJTAG、UART等，使用PC機的并口、串口、網(wǎng)口或是USB接口，使得在線(xiàn)調試簡(jiǎn)單方便，成本低廉，如圖2所示。由于被調試的程序要在目標板上運行，而且MCU必須正常工作，因此需要設計一個(gè)專(zhuān)用的調試模塊以保證上位機軟件可以調用CPU來(lái)進(jìn)行軟硬件的在線(xiàn)調試，并且符合IEEE1149.1的協(xié)議標準，此模塊的基本結構如圖3所示。

　�。�8）測試方案設計

　　MCU的測試方案主要包括物理測試、功能測試和性能測試幾部分內容。先要根據時(shí)鐘方案和復位方案對MCU進(jìn)行時(shí)鐘測試，確保時(shí)鐘電路工作正常；再對CPU進(jìn)行功能測試，因為CPU是MCU的控制核心，只有CPU正確運行才能對其他IP核進(jìn)行測試；然后再依據設計規格書(shū)對MCU外圍的數字IP核和模擬IP核進(jìn)行功能測試和性能測試。

　　5.2系統級驗證

　　為了確保設計的正確性，流片之前必須對MCU進(jìn)行全功能驗證。因此需要使用多種IIP和VIP來(lái)搭建一個(gè)系統級驗證平臺，依據設計規格書(shū)制定詳細的驗證方案，通過(guò)仿真工具，采用定向和隨機的方式或采用比較流行的OVM、VMM和UVM等驗證方法學(xué)、逐個(gè)IP核來(lái)驗證MCU的全部功能是正確的，重點(diǎn)是系統控制單元、總線(xiàn)仲裁器、功耗管理等為系統功能定制設計的非標準模塊。

　　　5.3 FPGA原型驗證

　　由于系統級驗證使用的是EDA工具進(jìn)行軟件仿真，仿真的速度比較慢，因此可以通過(guò)FPGA原型驗證的方式來(lái)加速系統級驗證的速度，尤其是需要將那些功能比較復雜、規模比較大的模塊下載到FPGA中，而且應盡可能使用規模比較大的FPGA，如Virtex－7系列、ArriaV系列等。搭建FPGA驗證平臺時(shí)，不僅可以使用一塊FPGA，也可以使用多塊FPGA，最好能夠將設計的所有模塊全部下載到FPGA中。FPGA原型驗證不僅要驗證硬件的正確性，還要驗證IP核驅動(dòng)程序的正確性，同時(shí)也可以驗證目標應用程序的正確性。

　　5.4物理設計

　　在對MCU系統級驗證和FPGA原型驗證后，需要進(jìn)行物理設計：依據設計規格書(shū)制定合理設計約束，從邏輯綜合到自動(dòng)布局布線(xiàn)，再到物理驗證、形式驗證、靜態(tài)時(shí)序分析和功能驗證，完成從RTL到GDSII的轉換過(guò)程，最后將數據發(fā)送至代工廠(chǎng)進(jìn)行加工制造。

　　5.5文檔設計

　　文檔是MCU設計過(guò)程中很重要而且很必要的環(huán)節，且應該在設計的不同階段，以模板的形式規定在此階段所要完成的文檔設計，并由項目負責人進(jìn)行詳細審查，從而確保一旦設計中出現了任何問(wèn)題，都可以查找相關(guān)的設計文件以及對應的設計文檔，尤其是設計的細節需要體現的很完整。

　　以上只是簡(jiǎn)要概述了MCU硬件設計的主要方面。若要設計一個(gè)性?xún)r(jià)比高、競爭力強的MCU，還需要進(jìn)行大量的、詳細的工作，尤其是電路的全功能驗證和詳盡測試，并搭建一個(gè)MCU平臺來(lái)進(jìn)行系列產(chǎn)品的開(kāi)發(fā)，以保證產(chǎn)品可以源源不斷地進(jìn)入嵌入式市場(chǎng)。

wuzhenhua

Freescale i.MX6核心板、嵌入式ARM開(kāi)發(fā)板、智能工控機、毫米波雷達。研發(fā)制造