基于Verilog FPGA 流水燈設計_流水燈源碼_明德?lián)P資料

mdykj33

工程說(shuō)明

在本案例中，使用常用的verilog語(yǔ)言完成該程序，設計并控制8個(gè)燈的花式或循環(huán)點(diǎn)亮；即上電后，實(shí)現左移和右移交替的流水燈。

案例補充說(shuō)明

在FPGA電路設計中，盡管流水燈的設計屬于比較簡(jiǎn)單的入門(mén)級應用，但是其運用到的方法，是FPGA設計中最核心和最常用部分之一，是FPGA設計必須牢固掌握的基礎知識。從這一步開(kāi)始，形成良好的設計習慣，寫(xiě)出整潔簡(jiǎn)潔的代碼，對于FPGA設計師來(lái)說(shuō)至關(guān)重要。


代碼文檔說(shuō)明
至簡(jiǎn)設計法--流水燈.rar (98.54 KB)

2017-8-2 16:55 上傳

點(diǎn)擊文件名下載附件
下載積分: 積分 -1