|
1 光柵位移傳感器測量原理 將光源、兩塊長(cháng)光柵(指示光柵和標尺光柵)、光電檢測器件等組合在一起構成的光柵傳感器通常稱(chēng)為光柵尺。當兩塊光柵以微小傾角重疊時(shí)，在與光柵刻線(xiàn)大致垂直的方向上就會(huì )產(chǎn)生莫爾條紋，在條紋移動(dòng)的方向上放置光電探測器，可將光信號轉換為電信號，這樣就可以實(shí)現位移信號到電信號的轉換。目前使用的光柵尺的輸出信號主要有2類(lèi)：一類(lèi)是相位角相差90°的2路方波信號，另一類(lèi)是相位依次相差90°的4路正弦信號。 本文針對輸出正弦波的傳感器進(jìn)行了討論，對于輸出為正弦信號的光柵尺，需要對輸出信號進(jìn)行整形。光柵尺的輸出信號經(jīng)過(guò)整形后如圖1所示。 將光柵尺輸出的信號進(jìn)行細分，然后辨向，再送入可逆計數器。由于2路信號周期同為T(mén)，相位相差90 °，光柵尺中的指示光柵每移動(dòng)一個(gè)柵距，輸出電信號就變化一個(gè)周期，如果能夠把變化的周期數測量出來(lái)，就可以測出相對位移。 2 CPLD的選擇 本設計中選擇的CPLD(復雜可編程邏輯器件)是Altera公司的EPM 7128SLC84-15，它采用CMOS工藝，是一種基于EPROM的器件。該芯片有84個(gè)引腳，其中5個(gè)用于ISP(In System Programmable)下載，可以方便地對其進(jìn)行在系統編程。此器件內集成了6 000門(mén)，其中典型可用門(mén)為2 500個(gè)，有128個(gè)邏輯單元，60個(gè)可用I/O口，可以單獨配置為輸入、輸出及雙向工作方式，2個(gè)全局時(shí)鐘及1個(gè)全局使能端和1個(gè)全局清除端。EPM 7128SLC284-15支持多電壓工作，其中15代表芯片的速度，該芯片傳輸延時(shí)為7.5 ns，最高工作頻率為125 MHz，并支持多種編程方式。利用Altera公司的QuartusⅡ5.1軟件可以方便地進(jìn)行仿真、綜合和下載。 3 系統實(shí)現 本系統中使用的光柵傳感器輸出的是4路相位差為90°的正弦信號，因此需要對傳感器的輸出信號進(jìn)行整形處理。本設計中采用了由運放LM393構成的差分放大器，將光柵傳感器輸出的4路信號分別送入2個(gè)差分放大器的輸入端，從差分放大器輸出的2路信號其相位差為90°，整個(gè)系統框圖如圖2所示。 將差分后的信號進(jìn)行整形得到2路方波信號，得到的方波信號不能直接送入計數器中，在本設計中由EPM 7128SIC84-15完成4細分、辨向、計數的功能，在QuartusⅡ5.1中采用原理圖的輸入方式將上述模塊組合成一個(gè)軟件系統。 3.1 數字濾波電路 通過(guò)多次實(shí)驗發(fā)現，光柵傳感器輸出的信號雖然經(jīng)過(guò)了前級電路的預處理，但光柵發(fā)生抖動(dòng)或測頭被沖擊時(shí)，仍然會(huì )產(chǎn)生噪聲信號，從而影響計數的準確性，降低整個(gè)測試系統的精度。為了消除噪聲信號，在CPLD內部設計了一數字濾波電路模塊米濾除抖動(dòng)脈沖，防止計數器誤計數。圖3是數字濾波電路圖。 該電路的基本原理是用觸發(fā)器將輸入的方波信號通過(guò)時(shí)鐘clk的延遲來(lái)克服毛刺和噪聲信號，延遲的時(shí)鐘周期數與毛刺和噪聲信號的脈沖寬度有關(guān)，需要通過(guò)多次實(shí)驗合理選取。 圖4是數字濾波電路的仿真波形圖，從圖中可以看出，當輸入信號ina或inb出現毛刺時(shí)，經(jīng)過(guò)數字濾波后，輸出波形a和b中已看不到毛刺。在仿真過(guò)程中需要注意的足輸入信號ina和inb與clk之間的頻率設置，如果設置不合適，仿真將會(huì )失敗。 3．2 細分辨向電路 光柵尺信號的細分與辨向足提高光柵尺測量精度的關(guān)鍵性一步，沒(méi)計者需要綜合考慮辨向與細分的復雜性。在辨向時(shí)，是對細分后的信號進(jìn)行辨向，而不是在細分前進(jìn)行辨向，否則不能提高測量精度。本測量系統中是先細分、后辨向。電路仿真波形如圖5所示。 在波形圖中：a、b信號足輸入波形，clk是系統時(shí)鐘；clr是系統復位信號；direction是方向信號，通過(guò)該信號能夠判斷出光柵尺中指示光柵的移動(dòng)方向，如果是高電平，則表示指示光柵作正向運動(dòng)，反之則作反向運動(dòng)；clkadd表示指示光柵正向運動(dòng)時(shí)的細分信號；clksubb表示指示光柵反向運動(dòng)時(shí)的細分信號；clkout信號是clkadd和clksubb相"與非"后的結果，該信號作為可逆計數器的時(shí)鐘信號；當direction為高電平時(shí)，叮逆計數器作加運算，當direction為低電平時(shí)，可逆計數器作減運算。 3．3 計數電路 本系統中的計數器采用VHDL進(jìn)行設計，輸入信號定義為時(shí)鐘信號和方向信號，輸出信號定義為24位的計數結果。用VHDL實(shí)現的24位可逆計數器功能的原程序如下： 仿真波形如圖6所示。 在波形圖中：clk信號是上一級電路的clkout信號，作為可逆計數器的時(shí)鐘；up_down是辨向信號，計數器的加運算和減運算由該信號控制，當up_down為高電平時(shí)計數器作加法，否則作減法。 3.4 譯碼驅動(dòng)和顯示電路 本系統中要正確顯示測量結果，需要譯碼驅動(dòng)和顯示電路模塊，澤碼電路用于轉換24位的計數結果；顯示電路需要8個(gè)LED顯示數據，其中1個(gè)LED為符號位。當正向運動(dòng)時(shí)，符號位不顯示符號，當反向運動(dòng)時(shí)顯示"-"號。 4 結束語(yǔ) 基于EPM 7128SLC84-15構成的位移測量系統具有分辨率高、誤差小、電路結構簡(jiǎn)單、成本低等優(yōu)點(diǎn)，完全能夠滿(mǎn)足實(shí)際測量的需要。由于采用的是CPLD設計，系統易于升級。目前，該設計已經(jīng)成功運用于某測量檢定系統中，性能穩定可靠。 |
