|
在過(guò)去幾十年中，數字設計人員一直依賴(lài)邏輯分析儀，作為系統檢驗的主要工具。近年來(lái)，時(shí)鐘速率的加快，已經(jīng)迫使設計人員考慮系統所有部分的信號完整性，包括測試能力。邏輯分析儀探頭不再能夠任意連接到系統上，就能夠保證成功，而是必須考察探頭位置、負荷及與傳輸線(xiàn)的鄰近程度等因素。本文考察了在探測高速數字系統時(shí)設計人員遇到的部分常見(jiàn)問(wèn)題，另外本文還討論了探頭的負荷模型及探測位置的影響。最后，本文討論了把探頭連接到高速系統最常用的技術(shù)：短線(xiàn)探測和阻尼電阻器探測。 邏輯分析儀探頭的負荷模型 任何類(lèi)型的探頭的目標都是盡可能對系統提供最小的電負荷。如果探頭對系統性能的變動(dòng)太大，那么探頭將不能幫助設計人員檢驗系統，因為故障原因可能完全是由探頭引起的。隔離故障對有效檢驗故障非常重要。因此，設計人員必須能夠預測探頭對系統的影響，而不管其是可以忽略不計，還是占主導地位。 預測被探測的系統性能的最精確方式是在系統模擬中包括一個(gè)探頭負荷模型。邏輯分析儀廠(chǎng)商提供RLC電路，直到預定的頻率(通常是6 GHz)建立探頭負荷模型。模擬不僅提供了最精確的探頭影響模型，而且它們提供了一種方式，可以改變變量，監測每個(gè)變量的影響。這些變量包括探頭在傳輸線(xiàn)上的位置和/或從傳輸線(xiàn)到探針的探頭短線(xiàn)長(cháng)度。一般來(lái)說(shuō)，邏輯分析儀的探頭負荷模型如下： 圖 1. 簡(jiǎn)化的邏輯分析儀探頭負荷模型 在較低頻率上，電阻器會(huì )主導探頭阻抗，對目標的影響最小。這是因為探頭阻抗一般在20k ，而目標一般在50 - 75 。兩個(gè)阻抗并聯(lián)，會(huì )產(chǎn)生最接近的目標阻抗。在頻率提高時(shí)，探頭開(kāi)始引入電容，其阻抗開(kāi)始滾降。一旦阻抗達到目標阻抗的數量級上，來(lái)自探頭的反射會(huì )成為重要問(wèn)題。 在超高頻率上，探頭會(huì )引入電感，阻抗將提高。探頭負荷的電容和電感特點(diǎn)會(huì )形成諧振。邏輯分析儀探頭的目標是盡可能提高諧振的頻率。此外，諧振的阻抗應盡可能高。如果探頭阻抗下降到10-20 范圍內，探頭將分流出目標系統較高的頻率成分。對每種探頭形狀，廠(chǎng)商將提供精確的負荷模型及阻抗與頻率關(guān)系曲線(xiàn)。 為迅速估算探頭的影響，可以使用集總電容探頭模型。邏輯分析儀探頭廠(chǎng)商對每種探頭形狀提供了估算的集總電容。在使用等效集總電容時(shí)，可以確定時(shí)間常數，支持端接電阻或傳輸線(xiàn)的阻抗。然后可以在系統時(shí)間常數的RMS之和中使用這種等效電容。一旦確定整體系統時(shí)間常數，可以把其轉換成上升時(shí)間和帶寬，預測探頭對系統整體系統的影響。 探測位置的影響 由于探頭是電路的一部分，而電路又是探頭的一部分，因此可以預測兩個(gè)感興趣的點(diǎn)上的影響 (即接收機和探針)。探頭的影響中一個(gè)主要變量是其在目標傳輸線(xiàn)上的位置。通過(guò)其在傳輸線(xiàn)上的相對位置，可以確定探頭導致的反射。反射影響的嚴重程度取決于目標系統(即軌跡長(cháng)度、端接方案、電壓余量等…)。圖2是一個(gè)標準傳輸線(xiàn)系統，其中列明了連接邏輯分析儀探頭的最常用位置。 圖2. 標準傳輸線(xiàn)的電路拓撲結構 [圖示內容：] Probe at source: 在信號 源上探測 Probe at midbus: 在中間總線(xiàn)上探測 Probe at load: 在負荷上探測 Source Termination Resistor: 源端接電阻器 Load Termination Resistor: 負荷端接電阻器 負荷端接系統 在負荷端接系統中，負荷端接電阻器僅用于傳輸線(xiàn)設計中。引入的反射被吸收到接收機上的端接電阻器中。如果這些反射和入射波或后續波同時(shí)到達，它們本身會(huì )表現為上升時(shí)間劣化或碼間干擾(ISI)。在把邏輯分析儀探頭連接到系統上時(shí)，探頭將表現為電容不連續點(diǎn)。把探頭插入這類(lèi)系統中的最佳位置是信號源。首先，探頭反射會(huì )即時(shí)發(fā)生在驅動(dòng)裝置上。然后這種反射會(huì )再次反射離開(kāi)低阻抗驅動(dòng)裝置，并與入射波一起沿著(zhù)傳輸線(xiàn)傳送。收到的波形會(huì )經(jīng)歷上升時(shí)間劣化，但二次反射最小。其次，為降低電容負荷對系統的影響，探頭形成的RC時(shí)間常數應盡可能低。不能改變探頭的電容，但時(shí)間常數的電阻/阻抗取決于探頭的位置。通過(guò)在信號源插入探頭，時(shí)間常數的電阻/阻抗是低阻抗驅動(dòng)裝置與傳輸線(xiàn)阻抗的并聯(lián)組合。這種組合在系統中產(chǎn)生了最低的電阻/阻抗，進(jìn)而產(chǎn)生了最低的RC時(shí)間常數。 源端接系統 在源端接系統中，僅使用圖2中的源端子。入射波在源端接電阻和傳輸線(xiàn)阻抗之間進(jìn)行幅度劃分。半幅度波傳導到接收機上，在這里，其被100%正反射。這種反射本身會(huì )與入射波疊加在一起，產(chǎn)生驅動(dòng)裝置的原始幅度。反向傳導反射會(huì )傳回驅動(dòng)裝置，然后它被吸收到源端接電阻器中。源端子采用相應的結構，使得在除接收機之外的傳輸線(xiàn)任何位置上，觀(guān)察到的波形都呈現出梯級形狀。通過(guò)把其與用戶(hù)定義的門(mén)限電壓(通常以電壓擺幅為中心)進(jìn)行比較，邏輯分析儀確定被探測的信號是'1'還是'0'。這意味著(zhù)如果邏輯分析儀探頭位于直接接收機之外的任何地方，都將觀(guān)察到這種梯級波形形狀。在波形位于擺幅中間的時(shí)長(cháng)內，邏輯分析儀將不能確定邏輯電平。這直接影響著(zhù)分析儀的定時(shí)性能。對源端接系統，邏輯分析儀探頭的位置應盡可能接近接收機。 雙端接系統 在雙端接系統中，傳輸線(xiàn)中同時(shí)使用源電阻器和端接電阻器。在這種系統中，由于源端接電阻器和負荷端接電阻器形成的電阻分路器，只有一半的原始信號會(huì )到達接收機。邏輯分析儀探頭一般會(huì )放在這類(lèi)系統上任何地方。主要考慮因素是探頭的RC時(shí)間常數。但是，在系統的任何位置上，電阻/阻抗將是線(xiàn)路特性阻抗的? (即50?//50?)。由于在探針上只能觀(guān)察到一半的原始電壓電平，設計人員必須保證滿(mǎn)足邏輯分析儀的最小電壓擺幅規范。 短線(xiàn)探測 短線(xiàn)探測是指探針不能直接放在目標的傳輸線(xiàn)上。探針和目標信號之間敷設的軌跡長(cháng)度稱(chēng)為短線(xiàn)。短線(xiàn)可以由PCB軌跡、導線(xiàn)或連接器引線(xiàn)組成。由于PCB上的布局限制，很難避免短線(xiàn)探測。問(wèn)題是探針離傳輸線(xiàn)的距離必須有多近、同時(shí)仍能在系統和邏輯分析儀中實(shí)現可以接受的性能？ 在談?wù)搨鬏斁�(xiàn)時(shí)，使用的經(jīng)驗法則也適用于邏輯分析儀短線(xiàn)。經(jīng)驗法則取決于系統上升時(shí)間。對邏輯分析儀，建議短線(xiàn)的電長(cháng)度不超過(guò)系統上升時(shí)間的20%。對小于系統上升時(shí)間20%的電長(cháng)度，可以把短線(xiàn)視作阻尼電阻，而不是分布式傳輸線(xiàn)。但是，在短線(xiàn)長(cháng)度提高時(shí)，電容會(huì )大幅度提高。在某一點(diǎn)上，電容會(huì )超過(guò)探頭的總電容。 下面的實(shí)例說(shuō)明了特定上升時(shí)間可以接受的最大短線(xiàn)長(cháng)度。這一實(shí)例使用150ps/英寸的傳播速度，這在FR4介電PCB中非常典型。對標準50 , FR4微帶傳輸線(xiàn)，單位電容一般是每英寸3pF。 實(shí)例 Trise= 150ps, Tstub=(150)*(0.2)= 30ps Length=(30)/(150)=0.20" Cstub=(0.2)*(3p)=0.6pF Trise= 250ps, Tstub=(250)*(0.2)= 50ps Length=(50)/(150)=0.33" Cstub=(0.33)*(3p)=1.0pF Trise= 500ps, Tstub=(500)*(0.2)= 100ps Length=(100)/(1500)=0.67" Cstub=(0.67)*(3p)=2.0 pF Trise= 1000ps, Tstub=(1000)*(0.2)= 200ps Length=(200)/(150)=1.33" Cstub=(1.33)*(3p)=4.0pF 如果我們看一下通過(guò)1"短線(xiàn)連接到傳輸線(xiàn)負荷上的邏輯分析儀探頭，我們可以說(shuō)明上面的實(shí)例。下圖說(shuō)明了在探測負荷時(shí)1"短線(xiàn)探頭對負荷端接傳輸線(xiàn)的影響，其中顯示了四個(gè)上升時(shí)間。150ps、250ps和500ps上升時(shí)間把1"短線(xiàn)視為不可接受，而1000ps上升時(shí)間則能夠正常運行。從這一圖中可以明顯看出，1000ps上升時(shí)間的特點(diǎn)要明顯好于150ps上升時(shí)間。 圖3. 在負荷上使用1"短線(xiàn)探頭時(shí)，負荷端接系統接收機上的信號 下圖說(shuō)明了1"短線(xiàn)探頭探針上的信號。再次可以明顯看出，1000ps上升時(shí)間的特點(diǎn)要好于150ps上升時(shí)間。 圖4. 負荷端接系統探針上的信號，在負荷上使用1"短線(xiàn)探頭 這些圖說(shuō)明了在高速信號中，成功的邏輯分析必須考慮接收機和探針上的信號質(zhì)量。 阻尼電阻器探測 很明顯，在探針和被探測的系統之間增加一條短傳輸線(xiàn)會(huì )嚴重影響目標接收機和邏輯分析儀探針上的信號質(zhì)量。在探針不能直接放在目標系統上時(shí)，改善探頭和系統性能的方式之一是采用"阻尼電阻器探測"方法。通過(guò)直接在目標上插入一個(gè)阻尼電阻器，可以在探針上容忍更長(cháng)的一段短線(xiàn)。阻尼電阻器有兩種用途。首先，它把目標系統與短線(xiàn)探頭的電容負荷隔開(kāi)。此外，它消耗短線(xiàn)上的反射能量，從而使得邏輯分析儀能夠觀(guān)察到更清楚的信號。 為說(shuō)明使短線(xiàn)長(cháng)度達到最小的重要意義及阻尼電阻器的作用，看一下下面的實(shí)例。安捷倫科技的E5387A軟接觸邏輯分析儀探頭通過(guò)長(cháng)0.5"的短線(xiàn)連接到負荷端接系統上。通過(guò)使用信號完整性工具"Eye Scan"，可以繪制被探測信號的眼圖，并在探針上直接查看眼圖。被探測的波形是一個(gè)500Mb/s, 400mVpp 信號。左圖說(shuō)明了使用邏輯分析儀通過(guò)0.5"短線(xiàn)觀(guān)察到的信號完整性。右圖說(shuō)明了在觸點(diǎn)上插入一個(gè)125Ω阻尼電阻器時(shí)，邏輯分析儀觀(guān)察到的信號完整性。 (通過(guò)0.5"短線(xiàn)觀(guān)察到的眼圖) (在短線(xiàn)前面使用125Ω阻尼電阻器) 圖5. 在帶和不帶125Ω阻尼電阻器時(shí)，通過(guò)0.5"短線(xiàn)探測的信號Eye Scan圖 這些眼圖明確說(shuō)明了阻尼電阻器對邏輯分析儀查看的信號的影響。在某個(gè)時(shí)點(diǎn)上，邏輯分析儀幾乎不能使用信號。通過(guò)簡(jiǎn)單插入一個(gè)阻尼電阻器，信號質(zhì)量得到改進(jìn)，使得短線(xiàn)可以忽略不計。 在包含信號完整性工具(如安捷倫科技的"Eye Scan")的現代邏輯分析儀中，探測技術(shù)要更加重要。邏輯分析儀可以從模擬角度查看被探測的信號特點(diǎn)。為利用這種模擬信息，探頭本身不得使顯示的波形失真。如果可以使探頭負荷達到最小，那么可以把產(chǎn)生的眼圖視作系統中發(fā)生的情況的真實(shí)模擬表示。這為調試信號完整性問(wèn)題提供了一個(gè)非常強大的工具。邏輯分析儀信號完整性工具的主要優(yōu)點(diǎn)是，它能夠在許多信道中同時(shí)進(jìn)行模擬測量。通過(guò)使用Eye Scan及安捷倫科技最新的一套邏輯分析儀模塊(16753A, 54A, 55A和56A)，可以觀(guān)察最多340個(gè)信號。這些新工具可以從全新的角度查看信號完整性及進(jìn)行系統調試。但是，如上圖所示，探測對成功的測量至關(guān)重要。 結論 本文說(shuō)明了使用邏輯分析儀成功地探測高速數字系統的考慮因素。從本文中可以看出，探頭在目標上產(chǎn)生了負荷，具體取決于探頭固有的負荷及探頭在傳輸線(xiàn)上的位置。我還說(shuō)明了目標的拓撲結構和寄生信號會(huì )使探針上觀(guān)察的信號完整性劣化。在使用邏輯分析時(shí)，這兩個(gè)因素都應該考慮在內。 作者簡(jiǎn)歷： Brock LaMeres從蒙大納州大學(xué)獲得電子工程學(xué)士學(xué)位，從科羅拉多大學(xué)獲電子工程碩士學(xué)位。他目前擔任安捷倫科技公司硬件設計工程師，負責設計邏輯分析儀中使用的高速印刷電路板。他還是Colorado Springs的科羅拉多大學(xué)微處理器系統講師。其研究課題包括傳輸系統和高速數字系統建模和檢定。 |
