|
勇敢的芯伴你玩轉Altera FPGA連載40：基于仿真的第一個(gè)工程實(shí)例之新建工程 特權同學(xué)，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
雙擊電腦桌面上的“Quartus II 13.1 (64-bit)”圖標，或者單擊“開(kāi)始à程序àAltera 13.1.0.162 àQuartus II 13.1.0.162”，打開(kāi)Quartus II軟件。Quartus II軟件主界面如圖6.1所示，第一次打開(kāi)軟件，通常默認由菜單欄、工具欄、工程文件導航窗口、編譯流程窗口、主編輯窗口以及各種輸出打印窗口組成。
圖6.1 QuartusII主界面 下面我們要新建一個(gè)工程，在這之前建議大家在硬盤(pán)中專(zhuān)門(mén)建立一個(gè)文件夾用于存儲我們的Quartus II工程，這個(gè)工程目錄的路徑名應該只有字母、數字和下劃線(xiàn)，以字母為首字符，且不要包含中文和其他符號。在菜單欄上點(diǎn)擊“FileàNew Project Wizard…”，首先彈出了Introduction頁(yè)面，點(diǎn)擊Next進(jìn)入Directory,Name,Top-LevelEntity頁(yè)面，如圖6.2所示。 ● 在“What is the working directory for this project?”下輸入新建工程所在的路徑。如本實(shí)例工程的存放路徑為“D:/myfpga/DK_SF_CY4/project/cy4ex1”。 ● 在“What is the name of this project?”下輸入工程名，如本實(shí)例的工程名為“cy4”。 ● “What is the name of the top-level design entity for this project? ……”下輸入工程頂層設計文件的名字。通常我們建議工程名和工程頂層文件保持一致，如這里統一命名“cy4”。
圖6.2 新建工程向導 設置完畢，點(diǎn)擊“Next”。新出現的頁(yè)面中可以“Add Files“添加已有的工程設計文件（Verilog或VHDL文件），因為我們是完全新建的工程，沒(méi)有任何預先可用的設計文件，所以不用選擇。接著(zhù)點(diǎn)擊“Next”，進(jìn)入“Family & DeviceSetting”頁(yè)面，如圖6.3所示。該頁(yè)面主要是選擇元器件，我們在“Family”中選擇“Cyclone IV E”系列，“Available device”中選擇具體型號“E4CE6E22C8”。接著(zhù)再點(diǎn)擊Next進(jìn)入下一個(gè)頁(yè)面。
圖6.3 器件型號選擇 如圖6.4所示，在EDA Tool Settings頁(yè)面中，可以設置工程各個(gè)開(kāi)發(fā)環(huán)節中需要用到的第三方（Altera公司以外）EDA工具，我們只需要設置“Simulation”工具為“ModelSim-Altera”，Format為“Verilog HDL”即可，其他工具不涉及，因此都默認為
圖6.4 EDA工具設置 完成這個(gè)頁(yè)面的配置后，我們可以點(diǎn)擊“Next”繼續進(jìn)入下一頁(yè)面查看并核對前面設置的結果，也可以直接點(diǎn)擊“Finish”完成工程創(chuàng )建。 工程創(chuàng )建完成后，如圖6.5所示，在“Project Navigator”窗口中出現了我們所選擇的器件以及頂層文件名，但是實(shí)際上此時(shí)我們并未創(chuàng )建工程的頂層設計文件，只不過(guò)給他命名為了cy4。我們若雙擊試圖打開(kāi)cy4文件，系統馬上會(huì )彈出“Can’t find design entity “cy4””的錯誤提示。
圖6.5 工程向導 |
