|
勇敢的芯伴你玩轉Altera FPGA連載104：AD和DA聯(lián)合測試 特權同學(xué)，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
該實(shí)例工程的功能框圖如圖10.80所示。DA輸出同IIC協(xié)議實(shí)現，DA輸出的數據來(lái)自導航按鍵的設置，DA輸出數據顯示在數碼管的高兩位；AD實(shí)時(shí)采集模塊實(shí)現SPI協(xié)議，定時(shí)采集AD芯片TLC549中的模擬電壓數據，其值顯示在數碼管的低兩位。
圖10.80 AD和DA聯(lián)合實(shí)例功能框圖 本實(shí)例模塊劃分如圖10.81所示。
圖10.81 AD和DA聯(lián)合實(shí)例模塊層次 連接好下載線(xiàn)，給CY4開(kāi)發(fā)板供電。打開(kāi)Quartus II，進(jìn)入下載界面，將本實(shí)例工程下的cy4.sof文件燒錄到FPGA中在線(xiàn)運行。 確保P10的PIN2和PIN3用跳線(xiàn)帽短接。 此時(shí)當我們使用獨立按鍵S1/S2/S3/S4進(jìn)行DA輸出數據設定，則相應的高兩位和低兩位數碼管都會(huì )發(fā)生變化，而且基本是一致的。這說(shuō)明AD和DA芯片都能正常的工作。 |
