|
他們構建了一個(gè)五層的卷積神經(jīng)網(wǎng)絡(luò )進(jìn)行圖像識別，獲得了96%以上的高精度，結果顯示，基于憶阻器的卷積神經(jīng)網(wǎng)絡(luò )比目前最先進(jìn)的GPU的能效要高出兩個(gè)數量級。 傳統的計算機將數據儲存在內存中，然后傳送到處理器運算。這種來(lái)回“搬運”數據的活動(dòng)耗費能源和時(shí)間，被認為是馮 諾依曼計算架構的核心瓶頸。 而人類(lèi)的大腦卻并非如此，而是直接在記憶體里計算。被認為具有“存算一體”潛力的憶阻器，因而成為類(lèi)腦計算領(lǐng)域的熱門(mén)器件。 近日，清華大學(xué)微電子所、未來(lái)芯片技術(shù)高精尖創(chuàng )新中心錢(qián)鶴、吳華強團隊與合作者在頂尖學(xué)術(shù)期刊、英國《自然》雜志（Nature）在線(xiàn)發(fā)表論文，報道了基于憶阻器陣列芯片卷積網(wǎng)絡(luò )的完整硬件實(shí)現。 該存算一體系統在處理卷積神經(jīng)網(wǎng)絡(luò )（CNN）時(shí)能效比前沿的圖形處理器芯片（GPU）高兩個(gè)數量級，可以說(shuō)在一定程度上突破了“馮諾依曼瓶頸”的限制：大幅提升算力的同時(shí)，實(shí)現了更小的功耗和更低的硬件成本。 
基于憶阻器芯片的存算一體系統 來(lái)源：清華大學(xué) 什么是憶阻器？ 憶阻器，全稱(chēng)記憶電阻器（Memristor），是繼電阻、電容、電感之后的第四種電路基本元件，表示磁通與電荷之間的關(guān)系，最早由加州大學(xué)伯克利分校教授蔡少棠在1971年預言存在，惠普公司在2008年研制成功。 簡(jiǎn)單來(lái)說(shuō)，這種組件的的電阻會(huì )隨著(zhù)通過(guò)的電流量而改變，而且就算電流停止了，它的電阻仍然會(huì )停留在之前的值，直到接受到反向的電流它才會(huì )被推回去，等于說(shuō)能“記住”之前的電流量。 這種奇妙的效果，其實(shí)和神經(jīng)元突觸有相仿之處。再加上憶阻器還具有尺寸小、操作功耗低、可大規模集成（三維集成）等優(yōu)點(diǎn)，難怪計算機科學(xué)家們在憶阻器身上看到了存算一體、低能耗類(lèi)腦計算的前景。 人工神經(jīng)網(wǎng)絡(luò )近年來(lái)大放異彩，如果用憶阻器連接成陣列，作為人工神經(jīng)網(wǎng)絡(luò )的硬件，會(huì )有什么效果？ 憶阻器陣列 盡管?chē)鴥韧庠S多企業(yè)、研究機構給予關(guān)注，但據清華大學(xué)新聞頁(yè)面報道，當前國際上的憶阻器研究還停留在簡(jiǎn)單網(wǎng)絡(luò )結構的驗證，或者基于少量器件數據進(jìn)行的仿真�；趹涀杵麝嚵械耐暾布䦟�(shí)現仍然有很多挑戰。 比如，器件方面，需要制備高一致、可靠的陣列；系統方面，憶阻器因工作原理而存在固有缺陷（如器件間波動(dòng)，器件電導卡滯，電導狀態(tài)漂移等），會(huì )導致計算準確率降低；架構方面，憶阻器陣列實(shí)現卷積功能需要以串行滑動(dòng)的方式連續采樣、計算多個(gè)輸入塊，無(wú)法匹配全連接結構的計算效率。 通過(guò)近年來(lái)積累的一些成果，錢(qián)鶴、吳華強團隊逐漸優(yōu)化材料和器件結構，制備出了高性能的憶阻器陣列。 2017年5月，該課題組就曾在《自然通訊》報告稱(chēng)，首次實(shí)現了基于1024個(gè)氧化物憶阻器陣列的類(lèi)腦計算，將氧化物憶阻器的集成規模提高了一個(gè)數量級。這使芯片更加高效地完成人臉識別計算任務(wù)，將能耗降低到原來(lái)的千分之一以下。 憶阻器神經(jīng)網(wǎng)絡(luò ) 這次，錢(qián)、吳團隊集成了8個(gè)包括2048個(gè)憶阻器的陣列，以提高并行計算的效率。 在此基礎上，他們構建了一個(gè)五層的卷積神經(jīng)網(wǎng)絡(luò )進(jìn)行圖像識別，獲得了96%以上的高精度，結果顯示，基于憶阻器的卷積神經(jīng)網(wǎng)絡(luò )比目前最先進(jìn)的GPU的能效要高出兩個(gè)數量級。 這樣的提升是如何實(shí)現的？原來(lái)，為解決器件固有缺陷造成的系統識別準確率下降問(wèn)題，他們提出了一種新型的混合訓練算法，僅需用較少的圖像樣本訓練神經(jīng)網(wǎng)絡(luò )，并微調了最后一層網(wǎng)絡(luò )的部分權重。 與此同時(shí)，他們提出了空間并行的機制，將相同卷積核編程到多組憶阻器陣列中，各組憶阻器陣列可并行處理不同的卷積輸入塊，提高并行度來(lái)加速卷積計算。
多個(gè)憶阻器陣列并行處理 隨著(zhù)摩爾定律放緩，計算界翹首以待新的架構突破馮諾依曼瓶頸，適應越來(lái)越復雜的AI問(wèn)題�；趹涀杵鞯拇嫠阋惑w系統在這場(chǎng)角逐中穩步前進(jìn)。 |
