|
作者：Microchip技術(shù)研究員、RISC-V基金會(huì )創(chuàng )始董事會(huì )成員Ted Speers RISC-V社區正在轉向一個(gè)全新的安全創(chuàng )新平臺，以期憑借出色的簡(jiǎn)便性最大程度地減少攻擊面，同時(shí)讓設計者能夠自行評估開(kāi)源架構的安全性。RISC-V平臺及其安全協(xié)議�？芍﹂_(kāi)發(fā)人員打造全新的解決方案，從而在如今互連設備激增猶如“蠻荒西部”一般的環(huán)境中抵御像Meltdown（熔毀）和Spectre（幽靈）這類(lèi)難以規避的漏洞。 在2018年6月舉辦的第45屆計算機架構國際研討會(huì )上，計算機先驅David Patterson和John Hennessy在他們的圖靈講座中介紹了“計算機架構的新黃金時(shí)代”。他們描述的黃金時(shí)代包含以下四個(gè)要素：
RISC-V（讀作“risk-5”）采用極具吸引力的開(kāi)源指令集架構，可推動(dòng)域特定的架構實(shí)現快速發(fā)展并提高該領(lǐng)域的投入，同時(shí)，它也成為了處理器安全性的重心。 這里介紹一些背景信息，自2014年12月起，Microchip的現場(chǎng)可編程門(mén)陣列（FPGA）業(yè)務(wù)部門(mén)一直致力于推廣RISC-V。我們對RISC-V及其潛在能力的關(guān)注涉及多個(gè)層面，包括自由創(chuàng )新、掌控旗下處理器產(chǎn)品的未來(lái)發(fā)展以及降低成本。 這些層面屬于內在因素，能夠幫助我們凸顯差異化，從而在市場(chǎng)競爭中脫穎而出。對我們而言，RISC-V還意味著(zhù)一個(gè)全面把握處理器安全性的代際機遇。全面把握處理器安全性是一個(gè)協(xié)作性的外在層面，能夠讓全球頂級安全專(zhuān)家有機會(huì )開(kāi)展合作，攜手攻克大家共同面臨的計算機安全問(wèn)題。 我們在全面把握FPGA安全性的過(guò)程中能夠獲得豐富的經(jīng)驗，這有助于我們深入了解計算中存在的硬件安全威脅，同時(shí)應對業(yè)界在尋求這些威脅的解決方案過(guò)程中所面臨的挑戰。我們早在2008年就開(kāi)始深入研究FPGA安全性，然后在2012年推出首款采用集成處理器子系統的FPGA并開(kāi)始實(shí)現盈利。當時(shí)，為了讓客戶(hù)能夠構建安全應用，我們需要創(chuàng )建一種從基礎安全硬件開(kāi)始的分層方法。這樣，我們便可構建一個(gè)可實(shí)現設計安全或IP保護的層，隨后客戶(hù)可以依托該層建立應用層。在這一過(guò)程中，我們發(fā)現了邊信道攻擊的問(wèn)題，例如可以輕松提取密鑰的差分功耗分析（DPA）。我們因此成為了惟一部署由CRI（已被Rambus收購）提供的DPA對策的FPGA供應商。 之后，我們將在FPGA安全性方面的經(jīng)驗應用到了處理器安全狀態(tài)上。結果發(fā)現，在幾十年前處理器安全性尚未引起市場(chǎng)關(guān)注之時(shí)，處理器的基礎硬件層就已經(jīng)建立。當時(shí)的指令集架構（ISA）通過(guò)對脆弱的系統進(jìn)行不完善的修補來(lái)應對安全計算不斷增長(cháng)的需求。我們當然也敏銳地意識到邊信道的問(wèn)題，尤其是微架構邊信道問(wèn)題，因為通過(guò)這些邊信道，可以利用編程人員已屏蔽的處理器實(shí)現功能來(lái)泄漏信息。隨著(zhù)Spectre和Meltdown漏洞的公布，整個(gè)計算行業(yè)開(kāi)始意識到微架構邊信道問(wèn)題帶來(lái)的威脅，因此亟需重建計算機架構的硬件基礎。 正如我所指出的那樣，我們立即發(fā)現了RISC-V作為重建計算硬件基礎平臺的潛力，而發(fā)現者并非只有我們。在最早的一場(chǎng)RISC-V專(zhuān)題研討會(huì )上，LowRISC和Shakti處理器項目組發(fā)表了以安全性為主要內容的演講，自此之后，安全性一直是RISC-V的重要主題。這兩個(gè)示例重點(diǎn)說(shuō)明了RISC-V支持的協(xié)作范圍。Shakti處理器項目由印度政府提供資助，對一些國家/地區而言，這是使用RISC-V贏(yíng)得某種技術(shù)獨立的一次良機，而LowRISC則由快速發(fā)展的開(kāi)源硬件運動(dòng)提供支持。RISC-V行業(yè)的活動(dòng)在不斷增加，安全相關(guān)的內容也隨之快速增長(cháng)，在2018年12月的首屆RISC-V峰會(huì )中，55場(chǎng)會(huì )議中有13場(chǎng)涉及到安全性。 
2018年RISC-V峰會(huì )13場(chǎng)安全會(huì )議的其中一個(gè)會(huì )議室 除了成為整個(gè)安全性會(huì )議的焦點(diǎn)之外，還有很多跡象表明，RISC-V ISA正在成為處理器安全性的重心。
基金會(huì )安全常務(wù)委員會(huì )最顯著(zhù)的貢獻是演講人計劃�；饡�(huì )內部和外部的演講人每月一次受邀就安全相關(guān)的各種主題發(fā)表演講。來(lái)自Data61的一位演講人Gernot Heiser提供了一個(gè)框架，此框架有可能指出RISC-V計算機安全性范例的呈現方式。Gernot和他在Data61的同事在早些時(shí)候對微架構邊信道進(jìn)行了深入研究，并于2016年撰寫(xiě)了一篇論文（A Survey of Microarchitectural Timing Attacks and Countermeasures on Contemporary Hardware）來(lái)描述基于攻擊的分類(lèi)法。 他們提出了一種稱(chēng)為“擴充”指令集架構（aISA）的抽象概念，可將軟硬件之間的協(xié)議擴展到傳統ISA以外，作為對比，傳統ISA有意將時(shí)間和微架構的所有概念抽象化。相比之下，aISA加入了一些機制，允許應用程序二進(jìn)制接口（ABI）對處理器系統的微架構狀態(tài)施加更多控制。例如，這可能包含高速緩存刷新或分支預測邏輯運算，以提供針對高速緩存時(shí)序信道這類(lèi)威脅的安全保障。 在我們定義并實(shí)現aISA后，就有機會(huì )創(chuàng )建我提到的RISC-V安全協(xié)議棧，這種協(xié)議棧起源于正式指定的協(xié)議棧要素的已正式驗證實(shí)現中。該協(xié)議棧從硬件和基礎ISA開(kāi)始，一直擴展到實(shí)現aISA的層。而其中最重要的是安全微內核，它現在可以通過(guò)aISA訪(fǎng)問(wèn)微架構狀態(tài)，并且能夠實(shí)施抵御微架構邊信道攻擊的對策。
RISC-V革命已經(jīng)開(kāi)始，社區最初意識到的諸多未來(lái)可能已經(jīng)變?yōu)楝F實(shí)，包括重建計算機安全的基礎。Microchip與RISC-V基金會(huì )的成員合作，致力于推動(dòng)這項技術(shù)的發(fā)展，我們對此深感自豪，而在RISC-V產(chǎn)品領(lǐng)域的領(lǐng)導地位和未來(lái)前景同樣令我們驕傲。我們期待與社區深化合作創(chuàng )新，充分利用當前面臨的代際機遇。 Ted Speers是Microchip的技術(shù)研究員，負責為低能耗、安全、可靠的FPGA和SoC FPGA定義發(fā)展路線(xiàn)圖。他于1987年加入Microsemi（已被Microchip收購），負責過(guò)程工程和產(chǎn)品工程，之后于2003年開(kāi)始擔任現職。Ted是35項美國專(zhuān)利的共同發(fā)明人。在加入Microsemi之前，他就職于LSI Logic。他擁有康奈爾大學(xué)化學(xué)工程學(xué)士學(xué)位。自2016年成立以來(lái)，Ted一直是RISC-V基金會(huì )董事會(huì )的成員。 |
