萊迪思參考設計實(shí)現了圖像信號處理器(ISP)與APTINA HiSPi CMOS傳感器的連接

發(fā)布時(shí)間:2011-4-11 12:42    發(fā)布者:1640190015
萊迪思半導體公司(NASDAQ: LSCC)今日宣布全面支持使用LatticeXP2TM FPGA的Aptina的高速串行像素接口(HiSPi)。LatticeXP2 HiSPi橋參考設計實(shí)現了任意帶有傳統CMOS并行總線(xiàn)的圖像信號處理器(ISP)與Aptina HiSPi CMOS傳感器的連接。HiSPi橋解決方案是使用更高分辨率和更高的幀速率的CMOS傳感器的理想選擇,如安防攝像、汽車(chē)應用、高端消費攝像和其他攝像應用等。

Aptina公司高級行業(yè)/業(yè)務(wù)拓展部經(jīng)理,Cliff Cheng說(shuō)道,“這是繼廣受歡迎的采用Aptina MT9M024傳感器的HDR-60攝像機開(kāi)發(fā)套件后,我們和萊迪思第二次成功合作的項目。我們很高興能與萊迪思再次合作。這款新的基于LatticeXP2 FPGA的HiSPi橋芯片對于希望采用Aptina的高分辨率、高性能圖像傳感器的客戶(hù)而言是非常有用的!

免費的HiSPi橋參考設計支持所有Aptina HiSPi模式的規范,并可從www.latticesemi.com/sensorbridge查閱。用戶(hù)可以下載任何通用的HiSPi接口設計,或使用HiSPi配置工具來(lái)生成其所需的特定HiSPi橋。LatticeXP2 FPGA支持1至4條高達700Mpbs 的HiSPi數據通道。支持的HiSPi格式包括Packetized-SP、Streaming-SP、Streaming-S或ActiveStart-SP8。HiSPi橋也設計成用于提供線(xiàn)性或HDR模式下的傳感器支持。并行總線(xiàn)接口到ISP是10到16位可配置的并且電壓幅度可設為1.8至3.3v。

萊迪思業(yè)務(wù)發(fā)展總監,Ted Marena 說(shuō)道,“我們相信客戶(hù)會(huì )覺(jué)得這是一個(gè)極具吸引力的設計解決方案,因為L(cháng)atticeXP2 FPGA是一款非易失性、單芯片、低功耗器件,采用小型8×8mm的封裝和商業(yè)、工業(yè)以及符合AECQ- 100的汽車(chē)溫度級。這款傳感器橋進(jìn)一步表明了萊迪思致力于與攝像、圖像和視頻應用中的CMOS傳感器和ISP供應商的合作!

關(guān)于LatticeXP2 FPGA系列
LatticeXP2系列將基于查找表(LUT)的FPGA結構與閃存非易失單元相結合,提供了業(yè)界最小尺寸基于SRAM的非易失性FPGA。flexiFLASH™方式提供了許多優(yōu)點(diǎn),諸如:瞬時(shí)上電工作、小的芯片面積、采用嵌入式存儲器塊的片上存儲器、串行TAG存儲器和最高的設計安全性。LatticeXP2器件還支持采用萊迪思獨特的TransFR™技術(shù)的現場(chǎng)更新、128位的AES設計加密以及雙引導技術(shù)。該系列包括五款器件,從5K到40K LUT,并擁有各種封裝。所有LatticeXP2 FPGA都已全面量產(chǎn)并已經(jīng)批量出貨了三年。
本文地址:http://selenalain.com/thread-61670-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页