功耗調試技術(shù)使軟件工程師得以了解嵌入式系統的軟件對系統功耗的影響。通過(guò)建立源代碼和功耗之間的聯(lián)系，使得測試和調整系統功耗成為可能，即所謂功耗調試。傳統上，降低功耗僅是硬件工程師的設計目標；然而在實(shí)際運行的系統中，功耗不僅取決于硬件的設計，而且還與硬件如何被使用有關(guān)，而后者則是由系統軟件來(lái)控制的。
圖1：IAR Systems的C-SPY調試器能夠在不同的視圖中顯示靜態(tài)和動(dòng)態(tài)的功耗數據。 功耗調試技術(shù)基于對功耗進(jìn)行采樣，并建立每個(gè)采樣數據與程序的指令序列(以及源代碼)之間的關(guān)聯(lián)。其中的難點(diǎn)之一在于實(shí)現高精度的采樣。理想情況下，對功耗的采樣頻率應該與系統時(shí)鐘相同，但系統中的電容性元件會(huì )降低此類(lèi)測量的可靠性。從軟件工程師的角度來(lái)看，更感興趣的是功耗與源代碼以及程序運行期間的各種事件之間的聯(lián)系，而非個(gè)別的指令，因此所需的采樣分辨率將大大低于對每個(gè)指令進(jìn)行采樣的頻率。 對功耗的測量由調試工具完成。例如，IAR Embedded Workbench所支持的調試工具是IAR J-Link Ultra。它能夠測量芯片的供電電源經(jīng)過(guò)一個(gè)串聯(lián)小電阻之后的壓降，見(jiàn)圖2。該壓降是使用差分放大器進(jìn)行測量，并通過(guò)模數轉換器進(jìn)行采樣的。
圖2：IAR J-Link Ultra能夠測量芯片的供電電源經(jīng)過(guò)一個(gè)串聯(lián)小電阻之后的壓降。 要提高功耗調試的精確性，關(guān)鍵在于建立指令跟蹤與功耗采樣之間的良好關(guān)聯(lián)。最佳的關(guān)聯(lián)僅當能夠進(jìn)行完全的指令跟蹤時(shí)才能實(shí)現，但其缺點(diǎn)在于并非所有芯片都能支持這一功能；即便支持，也通常需要特殊的調試工具。 要在較低的精確性下達到較好的關(guān)聯(lián)度，可以使用一些現代片上調試架構所支持的PC采樣功能。該功能周期性地對PC進(jìn)行采樣，并給出每個(gè)采樣的時(shí)間戳。與此同時(shí)，調試工具使用模數轉換器對芯片的功耗進(jìn)行采樣。通過(guò)比對功耗采樣值和PC采樣值的時(shí)間戳，調試器就能夠在同一根時(shí)間軸上顯示功耗數據以及中斷紀錄、變量監控等圖形，并且將功耗數據與源代碼關(guān)聯(lián)起來(lái)，見(jiàn)圖3。
圖3：PC和功耗采樣校正。 一般來(lái)說(shuō)，功耗優(yōu)化與速度優(yōu)化是非常相似的。一個(gè)任務(wù)運行得越快，低功耗模式持續的時(shí)間就能越長(cháng)。因此，將處理器的空閑時(shí)間最大化可以降低系統的功耗。 想要找出系統中不必要的能耗以及在何處能夠降低這些能耗是有難度的。通常它們并非源代碼中顯而易見(jiàn)地暴露出來(lái)的缺陷，而更多地存在于對硬件使用方式的調整之中。 等待設備的狀態(tài) 一個(gè)導致不必要能耗的常見(jiàn)錯誤是使用輪詢(xún)來(lái)等待某個(gè)外設狀態(tài)的改變。下面的例子中，代碼一直不中斷地運行，直到狀態(tài)變量變?yōu)轭A期的值。 while (USBD_GetState() < USBD_STATE_CONFIGURED); while ((BASE_PMC->  MC_SR & MC_MCKRDY) != PMC_MCKRDY); 另一種類(lèi)似的代碼是在for或while循環(huán)中實(shí)現軟件延時(shí)，例如： i = 10000; // SW Delay do i--; while (i != 0); 這段代碼使得CPU一直忙于執行除了計時(shí)之外沒(méi)有任何作用的指令。 在上述這些情況中，可以通過(guò)改寫(xiě)代碼來(lái)降低功耗。延時(shí)最好是通過(guò)硬件定時(shí)器來(lái)實(shí)現。CPU在設置好定時(shí)器中斷之后就可以進(jìn)入低功耗模式直到被中斷喚醒。同樣，對外設狀態(tài)的輪詢(xún)若有可能也應該通過(guò)中斷來(lái)解決，或者使用定時(shí)器中斷從而使得CPU在兩次輪詢(xún)之間可以進(jìn)入休眠。 DMA vs polled I/O 傳統上，DMA被用于提高傳輸速度。在某些架構中，CPU即使在DMA傳輸過(guò)程中也可以進(jìn)入休眠模式。功耗調試使得開(kāi)發(fā)者能夠試驗并通過(guò)調試器看到與傳統由CPU驅動(dòng)的傳輸方式相比，DMA技術(shù)所帶來(lái)的效果。 低功耗模式 很多嵌入式應用都把大多數時(shí)間花費在等待某些事件發(fā)生。如果處理器在空閑時(shí)仍然全速運行，電池的壽命將在幾乎未作任何事情的情況下被消耗。所以在很多應用中，處理器僅在總計很少的時(shí)間里才被激活。通過(guò)將處理器在空閑時(shí)間里置于低功耗模式，電池的壽命將得到數量級的延長(cháng)。 一個(gè)好的方式是使用RTOS和面向任務(wù)的設計�？梢远x一個(gè)最低優(yōu)先級，僅當沒(méi)有任何其他任務(wù)需要運行時(shí)才會(huì )被運行的任務(wù)。這個(gè)空閑任務(wù)將是實(shí)現功耗管理的理想場(chǎng)所。在實(shí)踐中，當空閑任務(wù)每次被激活時(shí)，都將處理器(或其部份)置于(可能的)多種低功耗模式之一。 CPU頻率 理論上，CMOS MCU的功耗可由以下公式得出： P = f x U^2 x k 上式中的f是時(shí)鐘頻率，U是供電電壓，k是數。 功耗調試使得開(kāi)發(fā)者能夠驗證功耗與時(shí)鐘頻率之間的關(guān)系。運行在50MHz且幾乎不休眠的系統，當運行在100MHz時(shí)將在休眠模式下消耗約50%的時(shí)間。調試器中的功耗數據使得開(kāi)發(fā)者能夠檢驗所期望的行為，以及當如果存在與時(shí)鐘頻率的非線(xiàn)性關(guān)系時(shí)，選擇功耗最低的工作頻率。 中斷處理 圖4顯示了一個(gè)事件驅動(dòng)系統的功耗示意圖，其在t0時(shí)處于非激活模式，消耗的電流為I0。在t1時(shí)系統被激活且電流上升為I1，對應于系統在激活模式下且有一個(gè)外設被使用時(shí)的功耗。在t2時(shí)，程序的運行被一個(gè)更高優(yōu)先級的中斷所掛起。已經(jīng)被激活的外設沒(méi)有被關(guān)閉，雖然高優(yōu)先級的線(xiàn)程中并未用到它們。更多的外設被新的線(xiàn)程所激活，導致電流在t2和t3之間升高為I2。在t3時(shí)，控制權重又回到低優(yōu)先級的線(xiàn)程。
圖4：顯示了一個(gè)事件驅動(dòng)系統的功耗示意圖。 該系統的功能可以非常出色，并且能夠在運行速度和代碼尺寸兩方面進(jìn)行優(yōu)化。然而在功耗方面，還有更多的優(yōu)化可以實(shí)現。圖中黃 色的區域表示如果在t2和t3之間關(guān)閉不需要的外設，或者對調這兩個(gè)線(xiàn)程的優(yōu)先級，所能夠節省的能量。 使用功耗調試，能夠更容易地發(fā)現當中斷發(fā)生時(shí)功耗的額外上升，并將其標識為異常。 查找有沖突的硬件初始化 為了避免輸入端浮動(dòng)，在通常的設計中會(huì )將未使用的MCU I/O管腳接地。如果軟件錯誤地將某個(gè)接地管腳配置為輸出邏輯“1”，高達25mA的電流會(huì )流向該管腳。這種非期望的高電流在功耗采樣圖形上很容易觀(guān)測到；同時(shí)還可以通過(guò)觀(guān)察系統啟動(dòng)過(guò)程中的圖形來(lái)查找相關(guān)的初始化錯誤代碼。 模擬干擾也可能對功耗調試產(chǎn)生影響。模數混合電路板有其自身的特性。板級的布局和走線(xiàn)對于抑制模擬噪聲、保證對低電平模擬信號的精確采樣十分重要。良好的混合信號電路需要對硬件進(jìn)行仔細的考量和認真的設計。 總結 功耗調試使得嵌入式系統的開(kāi)發(fā)者能夠深入了解他們的應用，并發(fā)現程序的代碼對功耗有何影響�；谶@些信息，可以通過(guò)調整和優(yōu)化源代碼以最大限度地降低功耗。使用這種方法，工程師們能夠確保他們的設計已經(jīng)盡可能地節省能量，而又不會(huì )對系統性能產(chǎn)生不利的影響。 作者：Lotta Frimanson and Anders Lundgren, Product Marketing, IAR Systems |
