|
在您曾經(jīng)從事的嵌入項目中，有多少在項目生命周期各階段成功過(guò)渡而不需要重做系統設計、物料清單、布線(xiàn)等呢?如果您的答案與嵌入業(yè)界的大部分人一樣低于百分之百，則您可以考慮采用嵌入設計的一種新方法，它有望節省您的時(shí)間、金錢(qián)和煩惱。本文中，我們將探討您日常面對的嵌入設計挑戰，并以實(shí)用的方式探討如何運用系統級的可編程能力克服這些挑戰。首先，簡(jiǎn)介什么是真正的可編程能力。 真正的系統級可編程能力 我們將這一話(huà)題分為三部分分別進(jìn)行說(shuō)明：編程能力、系統級、真正�？删幊棠芰Σ粦c可配置能力混淆，而是指使用基本結構塊構建功能的能力。該定義下，這些基本結構塊在硬件中實(shí)施，并通過(guò)配置寄存器、數據路徑和信號路徑共同用于構建某個(gè)功能。例如，圖1中描述了賽普拉斯(Cypress)下一代PSoC設備架構PSoC 3 和 PSoC 5中實(shí)施真正系統級可編程能力的基本結構塊。圖中突出顯示的這些基本結構塊包括高性能的8位8051 (PSoC 3) 或32位ARM Cortex M-3 (PSoC 5) 處理器、可編程時(shí)鐘樹(shù)、Universal Digital Block (UDB，通用數字塊)、可編程模擬塊和可編程路由和相互連接(模擬、數字和系統總線(xiàn))。 
PSoC 3和 PSoC 5架構中的時(shí)鐘系統使一組模擬和數字時(shí)鐘支持各種外圍設備，例如ADC、PWM、計數器等。八個(gè)單獨源的 16 位時(shí)鐘分頻器用于數字系統外設，四個(gè)單獨源的 16 位時(shí)鐘分頻器用于模擬系統外圍設備，所有分頻器與一套四個(gè)內部或二個(gè)外部時(shí)鐘脈沖源連接，形成強大的時(shí)鐘數。 每個(gè) UDB 是一個(gè)非常強大、靈活的數字邏輯時(shí)鐘。PSoC 3 和 PSoC 5 架構中的每個(gè) UDB 包括一個(gè)基于 ALU 的八位數據路徑、兩個(gè)細粒度 PLD、一個(gè)控制和狀態(tài)模塊以及一個(gè)時(shí)鐘和復位模塊。這些元件可以共同執行低端微控制器的功能，也可以將它們與其他UDB連接起來(lái)實(shí)現更大的功能，或者由他們實(shí)現數字外圍設備，例如定時(shí)器、計數器、PWM、UART、I2C、SPI、CRC等，某些PSoC 3和 PSoC 5設備家族采用24個(gè)UDB，您甚至可以在8051或ARM Cortex-M3 處理器的基礎上實(shí)現 24 核處理器，或內部 DMA(一個(gè)非常強大的架構)。 PSoC 3和 PSoC 5的模擬能力與帶一套可編程模擬外圍設備的高精度固定功能模擬(基準電壓精確度為工業(yè)溫度和電壓范圍的± 0.1%)結合，可用于實(shí)現混頻器、轉阻(trans-impedance)放大器、緩存、運算放大器等。靈活、高精度模擬能力的綜合運用可以實(shí)現許多獨特、強大的設計。 最后，PSoC 3和 PSoC 5架構的路由和相互連接(如圖1所示)由系統總線(xiàn)構成，允許任何GPIO成為數字、模擬、CapSense或LCD驅動(dòng)I/O，這是真正強大的功能，實(shí)現顯著(zhù)的成本節約(4層到2層PCB)以及更簡(jiǎn)便的板布線(xiàn)，真正路由自由。 那么，系統級的含義是什么呢? 很久以來(lái)，我們已擁有組件級的可編程能力，形式為可編程數字邏輯(CPLD、FPGA等)、可編程模擬(開(kāi)關(guān)電容及類(lèi)似功能)、可編程時(shí)鐘、可編程處理器等。系統級的可編程能力即是指在單個(gè)平臺、單個(gè)設備中的所有這些可編程組件通過(guò)一個(gè)易用、分級原理圖設計、軟件開(kāi)發(fā)環(huán)境進(jìn)行控制和配置。圖2為無(wú)刷直流電機控制(BLDC)應用示例的系統級示意圖。查看該圖時(shí)，您無(wú)需考慮這些單個(gè)組件實(shí)例化的細節，您應將重點(diǎn)放在對外圍功能的需求上。無(wú)論是讀取轉速表、溫度或泵壓力讀數向電機控制功能提供一個(gè)反饋回路，或是使用單個(gè)PWM控制器驅動(dòng)三相電機，您在處理系統設計挑戰時(shí)無(wú)需擔心獨立 IC 或外圍組件等低級別細節。
最后，定義中的真正用于幫助區分這一級別的可編程能力和具備可配置固定功能外圍設備的設備。這意味著(zhù)如果您不需要某個(gè)功能，您可以將分配給該功能的資源用于其他目的，如果您決定不適用某個(gè)功能，這設備中不會(huì )存在被浪費的功能。設備中唯一被浪費的空間(如果有)由基本結構塊組成，可隨時(shí)用于設計中的變更或實(shí)現新的功能。 實(shí)際應用 您面臨著(zhù)多個(gè)設計挑戰。第一個(gè)挑戰是適應變更—要求、路線(xiàn)、設計、可用材料的變更;另一個(gè)挑戰是如何快速銷(xiāo)售—擊敗競爭者并在正確的時(shí)機推出產(chǎn)品以獲得最大的效果;第三個(gè)挑戰是模擬的復雜性—選擇、配置和使用正確的部件用于正確的用途;最后，必須保護您的設計IP(知識產(chǎn)權)，以防止競爭者復制您的設計并偷走您的市場(chǎng)份額。賽普拉斯的 PSoC 可編程片上系統和開(kāi)發(fā)軟件可以滿(mǎn)足這些挑戰要求，以下將以實(shí)用的方式探討真正的系統級可編程能力和 PSoC 如何應對這些挑戰。 適應變更 嵌入式工程師生涯中唯一不變的事就是變更，通過(guò)良好規劃應對變更并利用工具獲得適應變更的能力是您取得真正成功的唯一途徑。如圖2所示，變更對 PSoC 工程師來(lái)說(shuō)可能是對某個(gè)外圍設備的簡(jiǎn)單修改—可能是增加某個(gè) ADC 的分辨率或者在復雜情況下向設計加入一個(gè)額外功能，例如通過(guò) USB 的控制接口或者 LCD 段顯示和電容式感測按鈕。通過(guò)真正系統級的可編程能力，您能夠應對變更并利用它來(lái)開(kāi)發(fā)您所能設想的最好產(chǎn)品。 快速上市 快速上市所面臨的最大挑戰并不總是關(guān)于概念或想法，而是如何根據這些想法創(chuàng )造出產(chǎn)品。PSoC 工程實(shí)現方案快速原型制造，簡(jiǎn)便的芯片中調整和編程，使用系統級的軟件開(kāi)發(fā)環(huán)境。通過(guò)這兩種能力，您能夠簡(jiǎn)便地試驗硬件解決方案以了解真實(shí)的需求并將產(chǎn)品投入生產(chǎn)。 模擬復雜性 PSoC(可編程片上系統)平臺及其軟件開(kāi)發(fā)環(huán)境通過(guò)直觀(guān)的系統級基于原理圖的設計方法，使模擬電路和功能易于使用。如圖2所示，模擬外圍設備的實(shí)例化與在PSoC Creator 中設計畫(huà)布上拖放組件同樣簡(jiǎn)單，然后進(jìn)行您所實(shí)施功能的外圍配置設置，該示例中 ADC 的配置：分辨率、轉換率、時(shí)鐘脈沖源等。轉阻放大器、濾波器、模擬復用器、比較儀、DAC和其他外圍設備的實(shí)例化同樣簡(jiǎn)單。 設計IP的保護 PSoC通過(guò)設備中嵌入的系統可編程能力，提供額外的安全層。如果競爭者查看模具時(shí)，他們只能看到組成PSoC設備本身的組件，卻無(wú)法看到初始化和實(shí)例化使用 PSoC Creator 所開(kāi)發(fā)系統的固件。PSoC 設備中的固件還受到多種程度的保護，并由內存時(shí)鐘定義以符合整個(gè)設備的多個(gè)保護層次：無(wú)保護(在開(kāi)發(fā)期間使用)、外部讀取保護、外部讀/寫(xiě)保護以及完全保護(禁止外部讀/寫(xiě)或內部寫(xiě)入)。通過(guò)這些層次的保護，在 PSoC器件中實(shí)施的設計秘密能夠輕易地抵御標準反向工程技術(shù)。 結論 賽普拉斯的 PSoC 可編程片上系統和及其開(kāi)發(fā)軟件通過(guò)新型 PSoC 3 和 PSoC 5 架構提供系統級編程能力，幫助您輕易地克服每日在嵌入式設計中所遇到的困難，并使您將精力集中在真正重要的產(chǎn)品上。這些新的架構擴展了世界上僅有的可編程嵌入設計平臺，打破了設計限制。在一塊芯片中，您可以利用高精度可編程模擬，包括12位至20位 delta-sigma ADC、包括幾十種插入式外圍設備的數字邏輯庫、同類(lèi)最佳的電源管理以及豐富的連接資源;所有這些均配合PSoC 3 和PSoC 5中分別集成的高性能單周期 8051或ARM Cortex-M3處理器中。 參考文獻： [1] PSoC Creator軟件工具[R/OL].www.cypress.com [2] ANUP.Implementing CAN Bus Communication using PSoC 3 [R/OL].(2009-9-21).http://www.cypress.com/?rID=38599 [3] PSoC 3 / PSoC 5 LCD Drive Solutions[R/OL].(2009-9-21). http://www.cypress.com/?rID=37989 [4] PSoC 3 Magnetic Card Reader[R/OL].(2009-9-20). http://www.cypress.com/?rID=38595 [5]Gu D.CY3253 BLDC BLDC Sensorless Speed Control Kit[R/OL].(2009-9-29). http://www.cypress.com/?rID=3983 作者：Jim Davis 賽普拉斯半導體公司 時(shí)間：2009-12-11 來(lái)源:電子產(chǎn)品世界 |
