設計自動(dòng)化大會(huì )（Design Automation Conference：DAC）已經(jīng)舉辦到了第三天，前兩天的議題主要圍繞EDA自動(dòng)化設計軟件，Finfet發(fā)明人胡志明教授談Intel的 Finfet技術(shù)，以及IBM談14nm制程技術(shù)等等，不過(guò)前兩天的會(huì )議內容并沒(méi)有什么特別新鮮的內容。第三天的主要討論熱點(diǎn)則轉移到了3DIC技術(shù)方面。
許多人都認為3DIC技術(shù)將是半導體技術(shù)界的又一次重大突破，但是從與會(huì )者的觀(guān)點(diǎn)看來(lái)，3DIC技術(shù)要想付諸實(shí)用還有許多問(wèn)題需要克服，以至于這次會(huì )上討論的主持人甚至將討論的議題命名為：“3D：魔鬼(Devil)，細節（Detail）與爭論（Debate）”。 高通：業(yè)務(wù)模式問(wèn)題 討論過(guò)程中，高通公司的Matt Nowak認為，3DIC產(chǎn)品的業(yè)務(wù)模式是最需要關(guān)注的。這種產(chǎn)品的供應鏈組成異常復雜，而最終的成品價(jià)格則非常昂貴。這樣，在產(chǎn)品的供應鏈上，哪個(gè)環(huán)節的供應商應負責庫存儲備，哪個(gè)環(huán)節的供應商應該為芯片產(chǎn)品的可靠性負責？便成了需要解答的問(wèn)題。故需要盡快設立一套3DIC業(yè)務(wù)的標準模式，令處在產(chǎn)品供應鏈各個(gè)環(huán)節上的供應商明確其職責。 Sematech：晶圓厚度，應力工程，散熱帶來(lái)的技術(shù)問(wèn)題 Sematech組織的Raj Jammy則關(guān)心的是其它方面。他認為，由于3D芯片所用的晶圓厚度極薄，因此晶圓很容易在處置過(guò)程中受損，這是業(yè)內目前仍需解決的一個(gè)問(wèn)題。另外，3D芯片的散熱問(wèn)題也是需要解決的。假如兩個(gè)堆疊在一起的芯片其熱點(diǎn)恰好位于同一部位，那么最終的成品性能便會(huì )受到很大的影響。為了避免出現此類(lèi)問(wèn)題，就需要確定由誰(shuí)來(lái)負責通盤(pán)考率堆疊陣列中上下層芯片的熱點(diǎn)位置布置。第三，3D芯片中的內應力匹配問(wèn)題也是需要注意的，因為目前3D芯片所使用的穿硅互連（TSV）技術(shù)會(huì )造成較大的芯片內應力，而堆疊的各塊芯片本身也使用了應力技術(shù)來(lái)增強其性能，增強的幅度可達40%，但是各塊芯片的應力作用方向則各有不同，如此一來(lái)，當各塊芯片堆疊在一起的時(shí)候，如何統籌協(xié)調這些應力，保證堆疊陣列中各塊芯片的應力不會(huì )發(fā)生相互抵觸的現象便成了一個(gè)需要解決的問(wèn)題。 意法半導體：3DIC技術(shù)已經(jīng)不存在技術(shù)壁壘 相反，意法半導體公司的Indavong Vongsarady則認為3DIC技術(shù)的實(shí)現并不像外界想象的那么困難--至少在攝像頭模組制造領(lǐng)域是這樣，其理由是意法半導體公司在其攝像頭模組產(chǎn)品中應用這種技術(shù)已經(jīng)有多個(gè)年頭了。
意法半導體公司應用TSV技術(shù)的圖像傳感器TSV結構縱剖圖 日月光：IBM/Intel已煉成大法 日月光公司的Bill Chen也和意法半導體公司持有相同的觀(guān)點(diǎn)，他認為單就攝像頭模組所應用的3DIC技術(shù)而言，已經(jīng)不存在什么技術(shù)壁壘問(wèn)題了。同時(shí)他還相信IBM公司會(huì )很快將這種技術(shù)投入到服務(wù)器產(chǎn)品的制造中去。當然，在服務(wù)器應用時(shí)，由于3D芯片的熱功量較大，因此實(shí)現起來(lái)難度較大，不過(guò)他認為IBM方面已經(jīng)掌握了解決這個(gè)問(wèn)題的有關(guān)技術(shù)，并很快會(huì )采取實(shí)際行動(dòng)。另外，他還認為Intel也已經(jīng)掌握了有關(guān)的技術(shù)，“他們已經(jīng)可以隨時(shí)造出可用的3D芯片產(chǎn)品”，只不過(guò)還沒(méi)有找到最能發(fā)揮3D芯片技術(shù)的產(chǎn)品應用而已。他認為Intel很有可能采取將內存芯片與處理器堆疊在一起的組合來(lái)推出自己的3D芯片產(chǎn)品。 Mentor:芯片測試技術(shù)有待改進(jìn) Mentor公司的Junusz Rajski 則將關(guān)注的焦點(diǎn)設定在了芯片的測試技術(shù)上。3D芯片的集成電路數量要比傳統的2D芯片多出不少，但是兩者在輸入/輸出接口方面的數量則基本持平。這樣一來(lái)測試芯片時(shí)便很難探查3D芯片內部的詳細狀況，需要對傳統的芯片測試技術(shù)進(jìn)行改良。假設我們將3塊芯片堆疊在一起，那么如果每塊芯片在測試時(shí)的失察率是10%，最后三塊芯片封裝之后的失察率總和便會(huì )達到30%以上，何況3D芯片的測試項目還要比常規2D芯片多出不少。舉例而言，在芯片被堆疊在一起之前，如何對TSV結構進(jìn)行必要的測試便是一個(gè)暫時(shí)無(wú)解的難題。 |
