|
作為全球領(lǐng)先的SoC/ASIC原型解決方案供應商，S2C日前宣布他們已經(jīng)開(kāi)發(fā)了一種原型驗證產(chǎn)品，即TAI Verification Module（專(zhuān)利申請中）。它允許使用者通過(guò)一條x4 PCIe Gen2通道到連接FPGA原型中的用戶(hù)設計和用戶(hù)的電腦，使得用戶(hù)能夠使用大量數據和測試向量對FPGA原型中的用戶(hù)設計進(jìn)行快速驗證�；�Altera Stratix-4 GX FPGA的TAI Verification Module將Altera 的SignalTap Logic Analyzer集成到了S2C的TAI Player軟件中，它能支持在多個(gè)FPGA進(jìn)行RTL 級別調試。這項創(chuàng )新的技術(shù)在設計編譯過(guò)程中建立了多組，每組480個(gè)probe，從而使用戶(hù)能在不需要進(jìn)行冗長(cháng)的FPGA重新編譯的情形下在多個(gè)FPGA中查看數以千計的RTL級probe。 S2C的董事長(cháng)及首席技術(shù)官Mon-Ren Chene先生說(shuō)：“從2003年起，我們就一直和客戶(hù)緊密合作。我們注意到許多客戶(hù)都想把他們PC端大量的測試數據傳送給基于FPGA的原型或者將基于FPGA的原型測試結果傳送回PC。此外，多數客戶(hù)運用FPGA廠(chǎng)商的工具來(lái)進(jìn)行驗證調試，而且在最近，更多客戶(hù)使用新的第三方工具。FPGA廠(chǎng)商工具的一大限制就是其一次只允許客戶(hù)調試一次FPGA。這對于單一FPGA解決方案還是比較適宜的，但是對于多FPGA解決方案——比如我們于2011年4月發(fā)布的最新32.8M門(mén)的4 FPGA Quad S4 TAI LM 來(lái)說(shuō)局限性則是非常大的�！蔽覀儙�(lái)的Verification Module技術(shù)能通過(guò)一條 x4 PCIe Gen 2通道使基于FPGA的原型和用戶(hù)的驗證環(huán)境達到雙向快速的數據傳送。TAI Verification Module也能允許用戶(hù)同時(shí)查看多顆FPGA發(fā)來(lái)的信號�！� 三種運行模式 S2C S4 TAI Verification Module提供了三種使用方式：Verification Mode（驗證模式）、Debug Mode（調試模式）及Logic Mode（邏輯模式）。驗證模式使用SCE-MI或定制的C-API通過(guò)一條 x4-lane PCIe Gen2通道實(shí)現海量數據和PC之間的傳輸。在調試模式中，S4 TAI Verification Module通過(guò)使用Altera SignalTap且同時(shí)保持用戶(hù)的RTL名從而實(shí)現了多個(gè)FPGA的同步調試。在邏輯模式中，用戶(hù)能原型化一個(gè)設計，其容量能達到3.6M門(mén)。 Verification Module中所有的調試和驗證設置都在TAI Player Pro™中完成。 驗證模式 驗證模式利用TAI Verification Module的高速PCIe Gen2接口將大量驗證數據在PC和TAI Logic Module之間進(jìn)行雙向快速地傳輸。該模式能將原型系統和仿真器直接連接進(jìn)行同步仿真。用戶(hù)能利用下圖所示的S2C提供的定制C-API或者符合行業(yè)標準的SCE-MI接口： 
調試模式 調試模式則利用了用戶(hù)現有的Altera SignalTap調試環(huán)境。TAI Verification Module從TAI Logic Module中的多個(gè)FPGA獲取用戶(hù)定義的信號通過(guò)JTAG接口與SignalTap連接。 如下圖所示，TAI Verification Module直接插在了新的Quad S4 TAI Logic Module上：
最高能見(jiàn)度 Quad S4 Logic Module中每個(gè)FPGA的120信號都接到了Verification Module的FPGA中。用戶(hù)能在Quad S4 Logic Module的每個(gè)FPGA中進(jìn)行120 x N信號的路徑選擇。在最初的軟件發(fā)布版本，N固定在4上，但是在今后的版本中這將由用戶(hù)來(lái)定義。所有的用戶(hù)必須在設計綜合前在RTL級選擇Probes并且將它們按照每個(gè)FPGA120個(gè)probe來(lái)進(jìn)行分組。TAI Player Pro自動(dòng)采用的多路復用技術(shù)將來(lái)自多個(gè)FPGA的調試信號發(fā)送至Verification Module的單個(gè)AlteraSignalTap，并保留RTL的名字。在使用Altera的SignalTap調試過(guò)程中的調試數據存儲在Verification Module FPGA的存儲器中只到預先設置的觸發(fā)條滿(mǎn)足。
邏輯模式 S4 TAI Verification Module能作為小規模的SoC或ASIC設計高達3.6M門(mén)容量的單個(gè)原型使用。S4 TAI Verification Module能配置在A(yíng)lteraStratix IV 180或360 GX FPGA上，并且在4個(gè) LM連接器上共有480個(gè)外部I/O，x4 PCIe Gen2接口和2對SMA接口的千兆比特收發(fā)器。 實(shí)用性 TAI Verification Module硬件現在已供使用。 |
